http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
FPGA를 위한 Hardware Programmer의 개발
송호정(Song Ho-jeong),이범근(Lee Beom-geun),박준선(Park Jun-seon),김현기(Kim Hyun-gi),이천희(Yi Cheon-hee) 한국정보과학회 1996 한국정보과학회 학술발표논문집 Vol.23 No.1A
FPGA에 원하는 회로를 구현하기 위해서는 FPGA의 스위칭 소자들을 프로그래밍 하는 장치가 필요한데 이를 하드웨어 프로그래머(Hardware Programmer)라 한다. 이 하드웨어 프로그래머는 프로그래밍 code를 입력으로 받아 프로그래밍에 필요한 전기적 신호를 FPGA 칩의 프로그래밍 단자에 가하여 스위칭 소자들을 도통시킨다. 즉, 프로그래밍 code를 FPGA원판 내부의 스위칭 소자를 프로그램 할 수 있도록 bit steam으로 변환하여 하드웨어 프로그래머로 전달하고, 하드웨어 프로그래머는 상위 computer로부터 FPGA의 프로그램 data를 전송 받아 blank 상태의 FPGA에 전송된 data를 순차적으로 write 시키고 검색하여 사용자가 원하는 상태의 custom IC로 만들게 된다. 본 논문에서는 antifuse 스위칭 소자를 사용하여 제작된 FPGA를 프로그래밍하는 하드웨어 프로그래머를 개발하였다.
송호정(Song Ho-jeong),이범근(Lee Beom-geun),김현기(Kim Hyun-gi),신원철(Shin Won-chol),하기종(Ha Ki-jong),이천희(Yi Cheon-hee) 한국정보과학회 1996 한국정보과학회 학술발표논문집 Vol.23 No.2B
VLSI 디자인 알고리즘의 실행시간은 디자인 문제의 크기보다 더 빠른 비율로 늘어나고 있으며 성능 향상의 가장좋은 방도는 병렬 처리방법을 사용하는 것이다. 대부분의 설계문제들은 완전 그래프 상에서 최적문제로 감소될 수 있으며 다항식의 기간내에서 정확하게 풀릴 수 있다. 교번(Alternative)방식은 다중 프로세서들이 최적화 문제의 조합상태 공간을 동시에 탐색하는데 사용되는 곳에서 병렬로 부작위로 탐색하는데 사용된다. 본 논문에서는 구간 그래프와 교환 그래프 상에서 최적화 문제들에 대한 병렬 알고리즘에 대하여 기술하였다.
AE32000 호환 32 - 비트 EISC 마이크로프로세서 설계
곽기영(Kiyoung Kwak),박진국(Jinkuk Park),이두영(Dooyoung Yi),이범근(Beomgeun Lee),정연모(Yunmo Chung) 한국정보과학회 2002 한국정보과학회 학술발표논문집 Vol.29 No.2Ⅰ
본 논문은 16-비트 고정된 명령어 형식을 갖는 32-비트 EISC(Extendable Instruction Set Computer) 코어 구현에 대하여 기술하였다. EISC구조는 코드 밀도가 높은 확장 오퍼랜드(operand) 형식을 사용하여 메모리 크기를 줄일 수 있으므로 ASIC 구현시 저전력 시스템 및 소형화된 임베디드 시스템을 위한 프로세서 구현을 가능하게 한다. 설계된 프로세서는 AE32000 명령어 셋과 호환이 가능하도록 설계되었으며 5단 파이프라인을 적용하여 프로세서의 성능을 높였다. 또한 BTB(Branch Target Buffer)를 사용하여 분기 지연을 줄여 낮은 CPI(Clock Per Instruction)을 유지하게 하였다.