멀티레벨 셀을 가지는 PoRAM의 센싱 기법

이종훈(Jonghoon Lee),김정하(Jungha Kim),이상선(Sangsun Lee) 大韓電子工學會 2010 電子工學會論文誌-SD (Semiconductor and devices) Vol.47 No.12

본 논문은 멀티레벨을 갖는 PoRAM 셀의 데이터를 센싱하는 기법에 관하여 제안하였다. PoRAM은 유기물질을 사용한 단위 셀의 상,하단 전극에 전압을 가했을 때 나타나는 저항 상태의 변화로 셀 데이터를 구분하는 메모리 소자이다. 특히 한 셀당 최대 4 레벨의 안정된 저항 값을 가지므로 멀티레벨 셀로 활용이 가능하다. 따라서 멀티레벨의 센싱을 위해 어드레스 디코딩 방법, 센스 앰플리파이어, 이를 위한 제어 신호 등을 새롭게 제안하였다. 센스 앰플리파이어는 셀에 흐르는 전류를 입력 값으로 받아 설정된 기준 전류(I<SUB>REF</SUB>)와 비교하는 전류 비교기를 기본으로 구성되며, 전류를 증폭하기 위해 낮은 입력 임피던스를 갖도록 설계되었다. 제안된 기법에 의해 설계된 회로는 0.13㎛ CMOS 공정 라이브러리를 사용하여 설계되었고, 이를 사용함으로써 단위 셀에 흐르는 서로 다른 4 가지 전류 값이 각각 데이터 “00”, “01”, “10”, “11” 으로 정확히 센싱 되는 것을 검증하였다. In this paper, we suggested a sensing method of PoRAM with the multilevel cell. When a specific voltage is applied between top and bottom electrodes of PoRAM unit cell, we can distinguish cell states by changing resistance values of the cell. Especially, we can use the PoRAM as the multilevel cell due to have four stable resistance values per cell. Therefore, we proposed an address decoding method, sense amplifier and control signal for sensing of a multilevel cell. The sense amplifier is designed based on a current comparator that compared a cell current the cell with a reference current, and have a low input impedance for a amplification of the current. The proposed circuit was designed in a 0.13㎛ CMOS technology, we verified to sense each data “00”, “01”, “10”, “10” by four states of a cell current.

다중셀 낸드 플래시 메모리의 3셀 CCI 모델과 이를 이용한 에러 정정 알고리듬

정진호(Jinho Jung),김시호(Shiho Kim) 大韓電子工學會 2011 電子工學會論文誌-SD (Semiconductor and devices) Vol.48 No.10

MLC NAND flash memory에서 cell간의 기생 커패시턴스 커플링으로 인해 발생하는 CCI에 의한 data error를 개선하기 위한 알고리듬을 제안하였다. 종래의 victim cell 주변 8-cell model보다 에러보정 알고리듬에 적용이 용이한 3-cell model을 제시 하였다. 3-cell CCI model의 성능을 입증하기 위해 30nm와 20nm급 공정의 MLC NAND flash memory의 data분포를 분석하여 주변 cell의 data pattern에 의한 victim cell의 Vth shift관계를 확인하였다. 측정된 Vth분포 data에 MatLab을 이용하여 제안된 알고리듬을 적용하는 경우 BER이 LSB에서는 28.9% MSB에는 19.8%가 개선되었다. We have analyzed adjacent cell dependency of threshold voltage shift caused by the cell to cell interference and we proposed a 3-adjacent-cell model to model the pattern dependency of the threshold voltage shift. The proposed algorithm is verified by using MATLAB simulation and measurement results. In the experimental results we found that accuracy of the proposed simple 3-adjacient-cell model is comparable to the widely used conventional 8-adjacient-cell model. The Bit Error Rate (BER) of LSB and of MSB is improved by 28.9% and 19.8% respectively by applying the proposed algorithm based on 3-adjacent-cell model to 20nm-class 2-bit MLC NAND flash memories.

MLC NAND 플래시 메모리의 CCI 감소를 위한 등화기 설계

이관희(Kwan-Hee Lee),이상진(Sang-Jin Lee),김두환(Doo-Hwan Kim),조경록(Kyoung-Rok Cho) 大韓電子工學會 2011 電子工學會論文誌-SD (Semiconductor and devices) Vol.48 No.10

본 논문에서는 MLC 낸드플래시 메모리의 CCI(cell-to-cell interference)의 제거를 통한 에러 보정 등화기(equalizer)를 제안 한다. 매년 메모리의 집적도가 두 배가 되고 MLC(multi level cell) 기술의 개발 등으로 플래시 메모리 시장의 급성장이 이루어졌다. CCI는 주변 셀이 프로그램 되면서 발생하는 영향으로 에러 발생에 중요한 요소이다. 제안된 CCI의 모델을 수식화하고 CCI의 제거를 통한 등화기를 설계하였다. 이 모델은 MLC 낸드플래시의 프로그램 순서와 주변 패턴을 기반으로 프로그램 전압(program voltage)의 영향이 고려되었다. 또한 제안된 등화기는 MLC NAND 플래시 메모리 1-블록에 데이터를 읽기/쓰기 동작의 측정 결과와 Matlab을 통하여 설계 및 검증되었다. 이 등화기는 심각한 CCI를 가지고 있는 20nm 낸드플래시 메모리 채널에서 약 60%의 에러 개선율을 보였다. This paper presents an equalizer reducing CCI(cell-to-cell interference) in MLC NAND flash memory. The CCI is a critical factor which affects occurring data errors in a cell when surrounding cells are programed. We derived a characteristic equation for CCI considering write procedure of data that is similar with signal equalizing. The model considers the floating gate capacitance coupling effect the direct field effect and programming methods of the MLC NAND flash memory. We verify the proposed equalizer comparing with the measured data of 1-block MLC NAND flash memory. As the simulation result the equalizer shows an error correction ratio about 60% under 20nm NAND process.

On Thermal and State-of-Charge Balancing using Cascaded Multi-level Converters

Faisal Altaf,Lars Johannesson,Bo Egardt 전력전자학회 2013 JOURNAL OF POWER ELECTRONICS Vol.13 No.4

In this study, the simultaneous use of a multi-level converter (MLC) as a DC-motor drive and as an active battery cell balancer is investigated. MLCs allow each battery cell in a battery pack to be independently switched on and off, thereby enabling the potential non-uniform use of battery cells. By exploiting this property and the brake regeneration phases in the drive cycle, MLCs can balance both the state of charge (SoC) and temperature differences between cells, which are two known causes of battery wear, even without reciprocating the coolant flow inside the pack. The optimal control policy (OP) that considers both battery pack temperature and SoC dynamics is studied in detail based on the assumption that information on the state of each cell, the schedule of reciprocating air flow and the future driving profile are perfectly known. Results show that OP provides significant reductions in temperature and in SoC deviations compared with the uniform use of all cells even with uni-directional coolant flow. Thus, reciprocating coolant flow is a redundant function for a MLC-based cell balancer. A specific contribution of this paper is the derivation of a state-space electro-thermal model of a battery submodule for both uni-directional and reciprocating coolant flows under the switching action of MLC, resulting in OP being derived by the solution of a convex optimization problem.

논리 블록의 접근경향을 활용한 이종 낸드 플래시 기반 저장장치를 위한 Flash Translation Layer

방관후(Kwanhu Bang),박상훈(Sang-Hoon Park),이혁준(Hyuk-Jun Lee),정의영(Eui-Young Chung) 대한전자공학회 2013 전자공학회논문지 Vol.50 No.5

낸드 플래시 메모리에 기반 한 저장장치는 이미 여러 분야에서 기존 디스크 기반 저장장치를 대체하며 거대한 규모의 시장을 확보하고 있다. 이 중 집적도는 높지만 성능과 신뢰성이 상대적으로 낮은 multi-level cell (MLC) 낸드 플래시 메모리와 반대의 특성을 지니는 single-level cell (SLC) 낸드 플래시 메모리를 혼용하여 서로의 장점만을 얻고자 하는 이종 낸드 플래시 기반 저장장치에 관한 연구 또한 활발하게 이루어지고 있다. 이종 낸드 플래시 기반 저장장치에서는 SLC에 기록된 데이터가 MLC로 옮겨질 경우에 발생하는 마이그레이션 오버헤드와, 상대적으로 적은 용량의 SLC 내부에서 발생하는 가비지 컬렉션 오버헤드가 전체 저장장치의 성능을 악화시키는 문제가 있는데, 본 논문에서는 이를 완화하고자 논리 블록의 접근경향을 활용하여 SLC를 효율적으로 활용하는 이종 낸드 플래시 기반 저장장치용 flash translation layer (FTL)을 제안하고자 한다. 제안하는 FTL 은 논리 블록들의 접근 경향을 파악하여 SLC에 기록되었을 시 성능 향상을 가져올 것이라고 기대되는 논리 블록들만을 선별하여 SLC에 기록하게 된다. 실험 결과 본 논문에서 제안하는 FTL을 사용한 이종 낸드 플래시 기반 저장장치는 기존 FTL 대비 전체 실행 시간에서 35% 향상된 성능을 보여주었다. The market for NAND flash-based storage devices has grown significantly as they rapidly replace traditional disk-based storage devices. Heterogeneous NAND flash-based storage devices using both multi-level cell (MLC) and single-level cell (SLC) NAND flash memories are also actively researched since both types of memories complement each other. Heterogeneous NAND flash-based storage devices suffer from the overheads incurred by migration from SLC to MLC and garbage collection of SLC. This paper proposes a new flash translation layer (FTL) for heterogeneous NAND flash-based storage devices to reduce the overheads by utilizing SLC efficiently. The proposed FTL analyzes the access patterns of logical blocks and selects and stores only logical blocks expected to bring performance improvement in SLC. The experimental results show that the total execution time of heterogeneous NAND flash-based storage devices with our proposed FTL scheme is 35% shorter than that with the previously proposed best FTL scheme.

On Thermal and State-of-Charge Balancing using Cascaded Multi-level Converters

Altaf, Faisal,Johannesson, Lars,Egardt, Bo The Korean Institute of Power Electronics 2013 JOURNAL OF POWER ELECTRONICS Vol.13 No.4

In this study, the simultaneous use of a multi-level converter (MLC) as a DC-motor drive and as an active battery cell balancer is investigated. MLCs allow each battery cell in a battery pack to be independently switched on and off, thereby enabling the potential non-uniform use of battery cells. By exploiting this property and the brake regeneration phases in the drive cycle, MLCs can balance both the state of charge (SoC) and temperature differences between cells, which are two known causes of battery wear, even without reciprocating the coolant flow inside the pack. The optimal control policy (OP) that considers both battery pack temperature and SoC dynamics is studied in detail based on the assumption that information on the state of each cell, the schedule of reciprocating air flow and the future driving profile are perfectly known. Results show that OP provides significant reductions in temperature and in SoC deviations compared with the uniform use of all cells even with uni-directional coolant flow. Thus, reciprocating coolant flow is a redundant function for a MLC-based cell balancer. A specific contribution of this paper is the derivation of a state-space electro-thermal model of a battery submodule for both uni-directional and reciprocating coolant flows under the switching action of MLC, resulting in OP being derived by the solution of a convex optimization problem.

멀티 레벨 낸드 플레쉬 메모리에서 주변 셀 상태에 따른 데이터 유지 특성에 대한 연구

최득성(Deuk-Sung Choi),최성운(Sung-Un Choi),박성계(Sung-Kye Park) 대한전자공학회 2013 전자공학회논문지 Vol.50 No.4

멀티 레벨 낸드 플레쉬 메모리에서 주위 셀의 문턱 전압상태에 따른 데이터 유지 특성을 연구하였다. 열을 가해 셀의 데이터 보전특성을 판정하는 열적 열하 특성에서 주목하는 셀의 문턱 전압이 변화하는데 문턱전압의 변화는 선택된 셀 주위에 있는 셀들이 가장 낮은 문턱 전압 상태로 있는 셀들의 수가 많을수록 커진다. 그 이유는 전하의 손실이 이루어지는 낸드 플레쉬셀의 본질적인 특성 뿐 아니라, 주위 셀 사이의 측면 전계 때문이다. 전계에 대한 모사 결과로부터 전계의 증가 현상을 발견할 수 있고, 이로 인한 전하의 손실이 소자 스케일 다운에 따라 더 증가함을 알 수 있다. The data retention characteristics depending on neighbor cell"s threshold voltage (Vt) in a multilevel NAND flash memory is studied. It is found that a Vt shift (△Vt) of the noted cell during a thermal retention test is increased as the number of erase-state (lowest Vt state) cells surrounding the noted cell increases. It is because a charge loss from a floating gate is originated from not only intrinsic mechanism but also lateral electric field between the neighboring cells. From the electric field simulation, we can find that the electric field is increased and it results in the increased charge loss as the device is scaled down.

ComboFTL: Improving performance and lifespan of MLC flash memory using SLC flash buffer

Im, S.,Shin, D. Elsevier 2010 JOURNAL OF SYSTEMS ARCHITECTURE - Vol.56 No.12

Multi-level cell (MLC) flash memory has lower bit cost compared to single-level cell (SLC) flash memory. However, there are several obstacles to the wide use of MLC flash memory, including slow write performance and shorter lifespan. To improve the performance and lifespan of MLC flash memory, we propose an FTL (flash translation layer) for MLC flash memory, called ComboFTL. By exploiting the SLC mode of MLC flash memory, ComboFTL manages a small SLC region for hot data and a large MLC region for cold data. To provide the performance and lifespan similar to those of SLC flash memory, ComboFTL identifies the hotness/coldness of data effectively. It can also adjust its several policies based on workload changes. Our experimental results showed that ComboFTL improves the write performance and lifespan of MLC flash memory significantly.

멀티셀 기반의 다중 사용자 OFDM-TDD 시스템에서 효과적인 프레임 크기 결정과 자원 할당 기법

금승원,김정곤,신길호,김형명,Keum Seung-Won,Kim Jung-Gon,Shin Kil-Ho,Kim Hyung-Myung 한국통신학회 2006 韓國通信學會論文誌 Vol.31 No.8A

In this paper, an novel resource allocation scheme is proposed for adaptive multiuser OFDM-TDD systems in multiuser, multicell and frequency-selective time-varying channels. The optimal frame size and mode switching level of each user is determined by maximizing the spectrum efficiency. In multi-cell environment, the allocation scheme must consider the cochannel interference of other cells. The measured SINR is changed in one frame size because the interference is changed. The frame size is determined to consider both the optimal frame size and cochannel user's frame size of other cells. we propose the efficient resource allocation scheme which is satisfied the target BER. 단일 사용자 OFDM/TDD 시스템에서 스펙트럼 효율을 최대화하는 부 대역과 자원 할당 주기결정 방식이 이미 제안되어 있다. 그러나 그 기법은 단일 사용자에 대한 것이며, 다중 셀 다중 사용자인 경우에는 사용자마다 부 대역으로 나누는 대역의 크기가 다르고 자원 할당 주기가 다르게 될 수 있다. 또한 다중 셀 환경에서 자원 할당을 할 경우에는 다른 셀에서 오는 간섭을 예측하기 힘들기 때문에 목표 BER을 만족시키면서 자원 할당을 하기 힘들게 되는 문제점이 있을 수 있다. 이런 다중 셀 환경에서도 목표 BER을 만족시키기 위해서, 효과적으로 자원 할당을 하는 기법을 제안하고, 이를 분석하였으며, 시뮬레이션을 통해 검증, 평가하였다. 본 논문의 결과는, 향후 OFDM 기반의 차세대 셀룰러 이동통신시스템의 성능 예측 및 자원할당기술 적용 시에 활용될 것으로 생각된다.

멀티 레벨 낸드 플레쉬 메모리에서 주변 셀 상태에 따른 데이터 유지 특성에 대한 연구

최득성,최성운,박성계,Choi, Deuk-Sung,Choi, Sung-Un,Park, Sung-Kye 대한전자공학회 2013 전자공학회논문지 Vol.50 No.6

멀티 레벨 낸드 플레쉬 메모리에서 주위 셀의 문턱 전압상태에 따른 데이터 유지 특성을 연구하였다. 열을 가해 셀의 데이터 보전특성을 판정하는 열적 열하 특성에서 주목하는 셀의 문턱 전압이 변화하는데 문턱전압의 변화는 선택된 셀 주위에 있는 셀들이 가장 낮은 문턱 전압 상태로 있는 셀들의 수가 많을수록 커진다. 그 이유는 전하의 손실이 이루어지는 낸드 플레쉬 셀의 본질적인 특성 뿐 아니라, 주위 셀 사이의 측면 전계 때문이다. 전계에 대한 모사 결과로부터 전계의 증가 현상을 발견할 수 있고, 이로 인한 전하의 손실이 소자 스케일 다운에 따라 더 증가함을 알 수 있다. The data retention characteristics depending on neighbor cell's threshold voltage (Vt) in a multilevel NAND flash memory is studied. It is found that a Vt shift (${\Delta}Vt$) of the noted cell during a thermal retention test is increased as the number of erase-state (lowest Vt state) cells surrounding the noted cell increases. It is because a charge loss from a floating gate is originated from not only intrinsic mechanism but also lateral electric field between the neighboring cells. From the electric field simulation, we can find that the electric field is increased and it results in the increased charge loss as the device is scaled down.