광전자실험을 이용한 $Y(Pr)Ba_2Cu_4O_8$ 물질의 체인 전자 구조분석

부영건,정원식,한가람,김창영,Boo, Y.G.,Jung, W.S.,Han, Ga-Ram,Kim, C. 한국초전도학회 2012 Progress in superconductivity Vol.13 No.3

$Y(Pr)Ba_2Cu_4O_8$ system is one of the most studied high temperature superconductors. Substitution of Pr for Y in this system suppresses $T_c$ and superconductivity finally disappears at a high Pr doping. There are competing theories for the suppression of $T_c$ but systematic experimental results are very rare. In order to find the change in Fermi surface topology which can affect the superconductivity, we have performed angle-resolved photoemission studies on single crystal samples of $YBa_2Cu_4O_8$ and $PrBa_2Cu_4O_8$. While the Fermi surface of $YBa_2Cu_4O_8$ shows a similar topology to those of other cuprates, we observe only 1D like band structures in $PrBa_2Cu_4O_8$. We find no significant differences in the chain band for both samples.

GPS 수신기용 저 전력 Baseband 회로 설계

부영건,오환술,박경석,고선준,천정인,이강윤 한국ITS학회 2008 한국ITS학회 학술대회 Vol.2008 No.1

능동 인덕터를 이용한 광대역 디지털 제어 발진기의 설계

부영건(YoungGun Pu),박안수(AnSoo Park),박형구(HyungGu Park),박준성(Joon-Sung Park),이강윤(Kang-Yoon Lee) 大韓電子工學會 2011 電子工學會論文誌-SD (Semiconductor and devices) Vol.48 No.3

본 논문은 넓은 튜닝 범위와 정밀한 해상도 성능을 가지는 능동 인덕터를 이용한 디지털 제어 발진기에 대한 논문이다. 디지털 제어 발진기의 주파수를 조정하기 위해 능동 인덕터의 트랜스컨덕턴스를 디지털적으로 조정하는 구조를 제안하였으며, 디지털 제어 발진기의 이득 또한 디지털적으로 조정하여 이득 변화를 상쇄하도록 하였다. 또한, 넓은 튜닝 영역과 정밀한 해상도를 구현하기 위해 자동 3 단계 주파수 및 이득 튜닝 루프를 제안하였다. 디지털 제어 발진기의 총 주파수 튜닝 영역은 2.1㎓~3.5㎓로 1.4㎓의 영역으로 이는 2.4㎓의 중간 주파수에 대하여 58 %에 해당한다. 유효 주파수 해상도는 시그마 델타 모듈레이터를 사용하여 0.14 ㎑/LSB를 구현하였다. 제안하는 디지털 제어 발진기는 0.13 ㎛ CMOS 공정으로 설계 되었다. 전체 전력 소모는 1.2 V 공급전압에서 6.6 ㎽이며 위상 잡음 성능은 2.4 ㎓ 중간 주파수의 경우, 1 ㎒ 오프셋에서 -120.67 ㏈c/㎐ 성능을 보이고 있다. This paper presents a wide tuning range, fine-resolution DCO (Digitally Controlled Oscillator) with an active inductor. In order to control the frequency of the DCO, the transconductance of the active inductor is tuned digitally. In addition, the DCO gain needs to be calibrated digitally to compensate for gain variations. To cover the wide tuning range, an automatic three-step coarse tuning scheme is proposed. The DCO total frequency tuning range is 1.4 ㎓ (2.1 ㎓ to 3.5 ㎓), it is 58 % at 2.4 ㎓. An effective frequency resolution is 0.14 ㎑/LSB. The proposed DCO is implemented in 0.13 μm CMOS process. The total power consumption is 6.6 ㎽ from a 1.2 V supply voltage. The phase noise of the DCO output at 2.4 ㎓ is -120.67 ㏈c/Hz at 1 ㎒ offset.

넓은 동적 영역의 파워 검출기를 이용한 DVB-S2용 디지털 자동 이득 제어 시스템

부영건(YoungGun Pu),박준성(Joon-Sung Park),허정(Jeong Hur),이강윤(Kang-Yoon Lee) 大韓電子工學會 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.9

본 논문에서는 높은 대역폭과 넓은 동적 영역을 갖는 DVB-S2를 위한 새로운 디지털 이득 제어 시스템을 제안하였다. DVB-S2 시스템의 PAPR은 매우 크며, 요구되는 정착 시간은 매우 작기 때문에 일반적인 폐-루프 아날로그 이득 제어 방식은 사용할 수 없다. 정확한 이득 제어와 기저 대역 모뎀과의 직접적인 인터페이스를 위해서 디지털 이득 제어가 필요하다. 또한 아날로그 이득 제어 방식에 비해 정착 시간과 공정, 전압, 온도 값의 변화에 둔감한 이점을 갖는다. 본 논문에서는 세밀한 해상도와 넓은 이득 영역을 갖기 위해서 AGC 시스템 및 구성회로를 제안하였다. 이 시스템은 높은 대역폭의 디지털 VGA와 넓은 파워 범위를 가진 RMS 검출기, 저 전력의 SAR 타입 ADC, 그리고 디지털 이득 제어기로 구성되어 있다. 파워 소모와 칩 면적을 줄이기 위해 한 개의 SAR 타입 ADC를 사용했으며, ADC 입력은 4개의 파워 검출기를 사용하여 시간 축 상에서 인터리빙 방식으로 구현하였다. 모의실험 및 측정 결과는 제안하는 AGC 시스템의 이득 에러가 10 ㎲ 내에서, 0.25 ㏈보다 낮은 것을 보여주고 있다. 전체 칩은 0.18 ㎛ CMOS 공정을 사용하여 설계하였다. 제안된 IF AGC 시스템의 측정 결과는 0.25 ㏈의 해상도와 80 ㏈의 이득 범위, 8 nV/√㎐의 입력 기준 잡음, IIP₃는 5 ㏈m, 전력 소모는 60 mW임을 보여주고 있다. 파워 검출기는 100 ㎒ 입력에서 35 ㏈의 동적 영역을 갖는다. This paper presents a fully digital gain control system with a new high bandwidth and wide dynamic range power detector for DVB-S2 application. Because the peak-to-average power ratio (PAPR) of DVB-S2 system is so high and the settling time requirement is so stringent, the conventional closed-loop analog gain control scheme cannot be used. The digital gain control is necessary for the robust gain control and the direct digital interface with the baseband modem. Also, it has several advantages over the analog gain control in terms of the settling time and insensitivity to the process, voltage and temperature variation. In order to have a wide gain range with fine step resolution, a new AGC system is proposed. The system is composed of high-bandwidth digital VGAs, wide dynamic range power detectors with RMS detector, low power SAR type ADC, and a digital gain controller. To reduce the power consumption and chip area, only one SAR type ADC is used, and its input is time-interleaved based on four power detectors. Simulation and measurement results show that the new AGC system converges with gain error less than 0.25 ㏈ to the desired level within 10 ㎲. It is implemented in a 0.18 ㎛ CMOS process. The measurement results of the proposed IF AGC system exhibit 80-㏈ gain range with 0.25-㏈ resolution, 8 nV/√㎐ input referred noise, and 5-㏈m IIP₃ at 60-㎽ power consumption. The power detector shows the 35㏈ dynamic range for 100 ㎒ input.

넓은 출력 전압 범위를 갖는 위상동기루프를 위한 저전압 Charge Pump 회로 설계

부영건(Young Gun Pu),고동현(Dong Hyun Ko),김상우(Sang Woo Kim),박준성(Joon Sung Park),이강윤(Kang-Yoon Lee) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.8

본 논문에서는 UWB PLL charge pump 의 충/방전 전류오차를 최소화하기 위한 회로를 제안하였다. Common-gate 와 Common-source 증폭기를 추가한 피드백 전압 조정기를 구성하여 높은 응답성을 가지는 charge pump를 설계하였다. 제안한 회로는 넓은 동작 영역을 갖으며, 낮은 전원 전압으로도 뛰어난 성능을 보인다. 본 회로는 1.2V 공급 전압과 IBM 0.13㎛ CMOS 공정으로 집적되었다. 설계의 효율성을 평가하기 위해 참고 논문의 다른 회로와 성능을 대조하였다. In this paper, a new circuit is proposed to minimize the charging and discharging current mismatch in charge pump for UWB PLL application. By adding a common-gate and a common-source amplifier and building the feedback voltage regulator, the high driving charge pump currents are accomplished. The proposed circuit has a wide operation voltage range, which ensures its good performance under the low power supply. The circuit has been implemented in an IBM 0.13㎛ CMOS technology with 1.2V power supply. To evaluate the design effectiveness, some comparisons have been conducted against other circuits in the literature.

PLC 시스템을 위한 CMOS Analog Front-End 설계

부영건(Young Gun Pu),김진경(Jin Kyoung Kim),정지훈(Ji Hoon Jung),고동현(Dong Hyun Ko),이강윤(Kang-Yoon Lee) 대한전자공학회 2007 대한전자공학회 학술대회 Vol.2007 No.11

This paper presents a Full-CMOS single-chip for Power Line Communication(PLC) systems. To achieve the low power operation and the low cost, the Analog Front-End is designed with Full-CMOS 0.25㎛ technology. In the Rx part, the Pre-Amp and Programmable Gain Amplifier (PGA) is designed to have a wide dynamic range and gain control range because the signal from the power line is variable depending on the distance. In the Tx part, the proposed Line Driver can drive the power line without external driving circuits composed of BJT and diode device. This chip is fabricated with 0.25㎛ CMOS technology, and the die area is 3.2㎜ × 3.2㎜. The power consumption is 25㎽ at 3.0V supply voltage in Rx mode, and 325㎽ at Tx mode, respectively.

0.18 ${\mu}m$ CMOS 공정을 이용한 SoC용 정전 용량형 멀티 채널 터치 센싱 ASIC의 설계

남철,부영건,박준성,홍성화,허정,이강윤,Nam, Chul,Pu, Young-Gun,Park, Joon-Sung,Hong, Seong-Hwa,Hur, Jeong,Lee, Kang-Yoon 대한전자공학회 2010 電子工學會論文誌-SD (Semiconductor and devices) Vol.47 No.4

본 논문은 SoC 응용에 가능한 멀티 채널 용량형 터치 센서 유닛과 간단한 공통프로세스 유닛, 스위치 어레이를 포함하여 C-T 방법으로 터치 입력을 처리하는 ASIC을 제안하였다. 본 터치 센서 ASIC은 작은 전류와 칩 면적의 장점을 갖는 C-T 변환 방식에 기반 하여 설계하였으며, 최소 센싱 해상도는 한 카운터 당 41 fF이며, 외부 부품 없이 동작하기 위해 내부 발진기 및 LDO 레귤레이터, $I^2C$를 내장하였다. 본 ASIC은 0.18 um CMOS공정으로 구현되어 있으며, 1.8 V와 3.3 V 전원을 사용한다. 전체 소비 전력은 60 uA이고, 면적은 0.26 $mm^2$이다. This paper presents a multi-channel capacitive touch sensing unit for SoC applications. This unit includes a simple common processing unit and switch array to detect the touch sensing input by capacitive-time(C-T) conversion method. This touch sensor ASIC is designed based on the Capacitive-Time(C-T) conversion method to have advantages of small current and chip area, and the minimum resolution of the unit is 41 fF per count with the built-in sensing oscillator, LDO regulator and $I^2C$ for no additional external components. This unit is implemented in 0.18 um CMOS process with dual supply voltage of 1.8 V and 3.3 V. The total power consumption of the unit is 60 uA and the area is 0.26 $mm^2$.

0.18 μm CMOS 공정을 이용한SoC용 정전 용량형 멀티 채널 터치 센싱 ASIC의 설계

남철,부영건,박준성,홍성화,허정,이강윤 대한전자공학회 2010 電子工學會論文誌-SD (Semiconductor and devices) Vol.47 No.4

This paper presents a multi-channel capacitive touch sensing unit for SoC applications. This unit includes a simple common processing unit and switch array to detect the touch sensing input by capacitive-time(C-T) conversion method. This touch sensor ASIC is designed based on the Capacitive-Time(C-T) conversion method to have advantages of small current and chip area, and the minimum resolution of the unit is 41 fF per count with the built-in sensing oscillator, LDO regulator and I2C for no additional external components. This unit is implemented in 0.18 um CMOS process with dual supply voltage of 1.8 V and 3.3 V. The total power consumption of the unit is 60 uA and the area is 0.26 mm2. 본 논문은 SoC 응용에 가능한 멀티 채널 용량형 터치 센서 유닛과 간단한 공통프로세스 유닛, 스위치 어레이를 포함하여 C-T 방법으로 터치 입력을 처리하는 ASIC을 제안하였다. 본 터치 센서 ASIC은 작은 전류와 칩 면적의 장점을 갖는 C-T 변환 방식에 기반 하여 설계하였으며, 최소 센싱 해상도는 한 카운터 당 41 fF이며, 외부 부품 없이 동작하기 위해 내부 발진기 및 LDO 레귤레이터, I2C를 내장하였다. 본 ASIC은 0.18 um CMOS공정으로 구현되어 있으며, 1.8 V와 3.3 V 전원을 사용한다. 전체 소비 전력은 60 uA이고, 면적은 0.26 mm2이다.

IoT 어플리케이션에서 활용하는 참조 전압을 같이 생성할 수 있는 표준 편차가 낮은 온도 센서

오주원,부영건,정연재,이강윤,Juwon Oh,Younggun Pu,Yeonjae Jung,Kangyoon Lee 반도체공학회 2024 반도체공학회 논문지 Vol.2 No.2

본 논문은 BJT 소자의 온도 특성에 의해 생성되는 전류를 활용하여 ADC 와 함께 센서의 정보를 변환하는 과정에서 필요한 참조 전압(Reference Voltage)과 온도센서 전압을 하나의 증폭기에서 생성하고자 하는 목적에 따라 설계하는 회로를 제안한다. 이와 함께 회로의 표준 편차를 줄이기 위한 두개의 컨트롤 방식이 추가되어 10 배 이상의 표준 편차를 감소시키는 결과를 얻게 된다. 제안하는 회로의 면적은 0.057mm² 이며 55nm RF 공정을 활용하였다. This paper presents a circuit design aimed at generating the required reference voltage and temperature sensor voltage in conjunction with an ADC, utilizing the current generated by temperature characteristics of BJT components for sensor data conversion. Additionally, two control methods are introduced to reduce the standard deviation of the circuit, resulting in over a ten-fold decrease in standard deviation. The proposed circuit occupies an area of 0.057mm² and was implemented using 55nm RF process.

넓은 튜닝 영역을 가지는 전압제어발진기의 설계

김상우,박준성,부영건,나유삼,이강윤 한국ITS학회 2009 한국ITS학회 학술대회 Vol.2009 No.1