속리산국립공원내 낙영산 탐방로의 훼손실태에 관한 연구

안태원,강현진,정정희,김명옥 한국환경생태학회 2004 한국환경생태학회 학술대회지 Vol.2004 No.2

와전류 Damping system의 진동저감 특성 평가

안태원,김태형,이성욱,강정호 한국기계기술학회 2019 한국기계기술학회 학술대회논문집 Vol.2019 No.11

속리산국립공원내 낙영산 탐방로의 훼손실태에 관한 연구

안태원,강현진,정정희,김명옥 한국환경생태학회 2005 한국환경생태학회 학술대회지 Vol.2005 No.2

멀티프로그래밍 환경에서의 새로운 DRAM 구조의 성능 분석

안태원,정덕균,민상렬,최윤호 대한전자공학회 1994 전자공학회논문지-A Vol.31 No.6

In the design of modern computer systems, the speed gap between the CPUs and DRAMs has been a major concern. To relieve this problem at a low cost, several new DRAM architectures have been proposed. This study is aimed at evaluating quantitatively the impact of the new DRAM architectures (synchronous DRAM. dual-RAS synchronous DRAM, and enhanced DRAM) on the memory system performance. We developed a cache and memory simulator and performed various experiments using the traces generated from four benchmark programs. The simulation results show that the new DRAM architectures offer a better performance than a conventional one by 5~30% in a low cost system and their improvement in a high performance system is less than 1%. However, for resonable multiprogramming workoads, additional performance improvement of about 10~28% is expected in a high performance system while 1~3% in a low cost system.

압전식 탐촉자의 기계-전기 신호 변환

안태원 한국비파괴검사학회 2000 한국비파괴검사학회지 Vol.20 No.2

전기-기계 상호관계식을 사용하여 시편에서의 산란파를 탐촉자의 전기 신호로 변환시키는 방법을 다루었다. 산란파에 의한 탐촉자의 전기 신호는 입사파와 산란파의 변위, 응력 관계식의 적분으로 표시되었다. 적분 표면은 산란자를 포함하는 닫힌 표면이면 입사파와 산란파의 변위, 응력도 이 표면 좌표에서의 값을 사용한다. 파동해석 결과에서 구한 산란된 파동으로부터 초음파 현미경의 탐촉자 전기 신호를 구했으며 계산 결과를 실험 결과와 비교하였다. The electromechanical reciprocity identity is introduced to relate the voltage at the terminals of a transducer to the acoustic wavefields scattered from the specimen. The voltage at the terminals of the transducer is expressed as an integral equation in terms of the displacement and stress of the incident and scattered waves on the closed surface enclosing the scatterer. The equation is used to relate the voltage at the terminals of an acoustic microscope's transducer to the acoustic wavefields at the interface between the specimen and the coupling fluid. The voltage calculated using the integral equation is compared with the experimental result.

5.8GHz/5.2GHz/2.4GHz 무선 랜 응용을 위한 선형 이득 CMOS LC VCO의 설계

안태원,문용,Ahn Tae-Won,Moon Yong 대한전자공학회 2005 電子工學會論文誌-SD (Semiconductor and devices) Vol.42 No.6

삼중 대역 무선 랜 응용을 위한 CMOS LC VCO를 1.8V 0.18$\mu$m CMOS 공정으로 설계하였다. 저잡음 특성을 얻기 위하여 VCO 코어는 PMOS 트랜지스터로 구성하였으며 인덕터와 캐패시터를 선택적으로 스위칭하는 기법을 적용하여 5.8GHz 대역 (5.725$\~$5.825GHz), 5.2GHz 대역 (5.150$\~$5.325GHz), 그리고 2.4GHz 대역 (2.412$\~$2.484GHz)에서 동작 가능한 것을 확인하였다. 또한 MOS 버랙터(varactor)에 다중 바이어스를 적용하고 최적화하여 캐패시턴스의 선형 특성을 개선함으로써 VCO의 이득을 선형화하고 PLL의 안정도를 크게 개선하였다. VCO 코어의 소모 전류는 2mA, 면적은 $570{\mu}m{\times}600{\mu}m$이며, 3가지 주파수 대역 모두 1MHz 옵셋에서 -110dBc/Hz 이하의 잡음 특성이 가능함을 확인하였다. CMOS LC VCO for tri-bind wireless LAN applications was designed in 1.8V 0.18$\mu$m CMOS process. PMOS transistors were chosen for VCO core to reduce flicker noise. The possible operation was verified for 5.8GHz band (5.725$\~$5.825GHz), 5.2GHz band (5.150$\~$5.325GHz), and 2.4GHz band (2.412$\~$2.484GHz) using the switchable L-C resonators. To linearize its frequency-voltage gain (Kvco), optimized multiple MOS varactor biasing technique was used for capacitance linearization and PLL stability improvement. VCO core consumed 2mA current and $570{\mu}m{\times}600{\mu}m$ die area. The phase noise was lower than -110dBc/Hz at 1MHz offset for tri-band frequencies.

분수형 주파수 합성기를 위한 3비트 4차 시그마-델타 변조기의 설계

안태원,이원석 대한전자공학회 2004 電子工學會論文誌 IE (Industry electronics) Vol.41 No.01

The frequency step size of fractional-N frequency synthesizers can be a fraction of the reference frequency. This makes it possible to achieve low phase noise and fast locking speed. In this paper, optimization method of sigma-delta noise shaper for fractional-N frequency synthesizers has been introduced. The proposed noise shaper is composed of the 4th-order single stage sigma-delta modulator for phase noise shaping, and a 3bit quantizer architecture to improve stability problem as well as to widen the input range. The analytic sigma-delta noise shaper design procedure provided in this paper was verified with Matlab simulation and implemented with VHDL in Altera MAX+PLUS-II environment. 분수형 주파수 합성기는 기준 주파수의 분수배에 해당하는 주파수를 생성하는 것으로서 현재의 이동통신 시스템에서 요구하는 저잡음 및 고속의 주파수 합성을 가능하게 한다. 이 논문에서는 분수형 주파수 합성기를 위한 3비트 4차 시그마-델타 변조기의 최적 설계 기법에 대하여 기술한다. 제시된 설계는 위상 잡음 형성을 위하여 4차의 일렬 구조 시그마-델타 변조기를 사용하였고, 안정성을 높이기 위하여 3비트 양자화기를 사용하였다. 기술된 시그마-델타 변조기의 설계 절차는 Matlab 모의실험에 의하여 이론적인 모델을 검증하였고, Altera MAX+PLUS-II 환경에서 VHDL을 이용하여 구현하여 적용 가능성을 제시하였다.

Design of CMOS LC VCO with Fast AFC Technique for IEEE 802.11a/b/g Wireless LANs

안태원,윤찬근,문용,Ahn Tae-Won,Yoon Chan-Geun,Moon Yong The Institute of Electronics and Information Engin 2006 電子工學會論文誌-CI (Computer and Information) Vol.43 No.9

본 논문에서는 IEEE 802.11a/b/g 무선 랜을 위하여 고속 AFC 기법이 적용된 CMOS LC VCO의 설계를 다룬다. 1.8V $0.18{\mu}m$ CMOS 공정을 사용하였으며, 현재 국제적으로 표준화가 진행된 모든 무선 랜 응용에 적합하도록 인덕터 및 캐패시터를 스위칭하는 방법으로 5.8GHz 대역, 5.2GHz 대역 및 2.4GHz 대역에서 동작하도록 설계하였다. 또한 주파수-전압 특성을 선형화하기 위하여 최적화된 버랙터 바이어싱 기법을 사용하였으며, 필요로 하는 모든 대역에서 저잡음 특성을 유지하기 위하여 4비트 캐패시터 뱅크를 사용하고, 광대역 디지털 주파수 검출기를 이용한 고속 AFC 기법을 구현하여 그 동작을 확인하였다. CMOS LC VCO with fast response adaptive frequency calibration (AFC) technique for IEEE 802.11a/b/g WLANs is designed in 1.8V $0.18{\mu}m$ CMOS process. The possible operation is verified for 5.8GHz band, 5.2GHz band, and 2.4GHz band using the switchable L-C resonators. To linearize its frequency-voltage gain (Kvco), optimized multiple MOS varactor biasing tecknique is used. In order to operate in each band frequency range with reduced VCO gain, 4-bit digitally controlled switched- capacitor bank is used and a wide-range digital logic quadricorrelator (WDLQ) is implemented for fast frequency detector.

Eddy Current Damping System의 진동 저감 특성 평가

안태원 한국기계기술학회 2020 한국기계기술학회지 Vol.22 No.1

Generally, vibration absorber systems are composed of spring-mass systems to reduce the vibration of a structure, and there are also methods to simply increase damping to achieve a damping effect across a wide frequency band. One similar method is to use a mechanism in which the eddy current is converted into a mechanical damping effect. When an eddy current is generated by electromotive force due to magnetic flux change, the reaction force is generated by the eddy current’s circulation. In this study, the damping system using the reaction force was constructed to reduce the transmission of vibrations generating from internal fluid and the vibration reduction characteristics that are transmitted externally were analyzed. As a result, 8.2 % of the vibration reduction effect from primary excitation frequency was confirmed.

IEEE 802.11a/b/g 무선 랜을 위한 고속 AFC 기법의 CMOS LC VCO의 설계

안태원,문용,윤찬근 대한전자공학회 2006 電子工學會論文誌-SD (Semiconductor and devices) Vol.43 No.9

CMOS LC VCO with fast response adaptive frequency calibration (AFC) technique for IEEE 802.11a/b/g WLANs is designed in 1.8V 0.18μm CMOS process. The possible operation is verified for 5.8GHz band, 5.2GHz band, and 2.4GHz band using the switchable L-C resonators. To linearize its frequency-voltage gain (Kvco), optimized multiple MOS varactor biasing technique is used. In order to operate in each band frequency range with reduced VCO gain, 4-bit digitally controlled switched- capacitor bank is used and a wide-range digital logic quadricorrelator (WDLQ) is implemented for fast frequency detector. 본 논문에서는 IEEE 802.11a/b/g 무선 랜을 위하여 고속 AFC 기법이 적용된 CMOS LC VCO의 설계를 다룬다. 1.8V 0.18μm CMOS 공정을 사용하였으며, 현재 국제적으로 표준화가 진행된 모든 무선 랜 응용에 적합하도록 인덕터 및 캐패시터를 스위칭하는 방법으로 5.8GHz 대역, 5.2GHz 대역 및 2.4GHz 대역에서 동작하도록 설계하였다. 또한 주파수-전압 특성을 선형화하기 위하여 최적화된 버랙터 바이어싱 기법을 사용하였으며, 필요로 하는 모든 대역에서 저잡음 특성을 유지하기 위하여 4비트 캐패시터 뱅크를 사용하고, 광대역 디지털 주파수 검출기를 이용한 고속 AFC 기법을 구현하여 그 동작을 확인하였다.