http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
오늘 본 자료
사물인터넷(IoT)환경에서 센서 노드들의 이동성 관리 방안에 관한 제안
박승균 중소기업융합학회 2016 융합정보논문지 Vol.6 No.4
IETF에서 표준화한 6LoWPAN(IPv6 over Low Power Wireless Sensor Network)는 무선 센서 노드들의 이동성을 지원 하지 못한다. 무선 센서 노드가 CPU, 메모리, 배터리 사용에 있어 많은 제약을 받기 때문에 Mobile IPv6와 같은 기존의 프로토콜들을 적용하기 쉽지 않다. 본 논문에서는 이러한 센서 노드들의 이동성을 지원하기 위 해 핸드오버 절차 수행을 호스트가 하지 않는 FPMIPv6(Fast PMIPv6)에 대한 기존 연구 분석을 바탕으로 6LoWPAN와 연동하는 새로운 이동성 관리 구조와 방안을 제안하였다. 연동을 위해 6LoWPAN에서 현재 사용되지 않는 dispatch code pattern의 사용을 제안하였으며, 핸드오버 과정에서 인증 지연으로 발생하는 패킷 손실을 줄이고 재전송으로 인해 발생하는 센서 노드의 전력 소모를 최소화하기 위해 MAG과 MAC, MAC와 AAA 사이에 임시 보 증(temporary guarantee) 및 트러스트 관계(trust relationship)라는 새로운 개념을 도입하였다. 새롭게 제안된 인증 절차와 구조는 인증 지연으로 인한 핸드오버 절단과 패킷 손실 및 재전송을 크게 줄일 것으로 예상된다. 6LoWPAN (IPv6 over Low Power Wireless Sensor Network) standardized by IETF does not support the mobility of wireless sensor nodes. Since the wireless sensor node, subject to a lot of constraints in the CPU, memory, a battery is not easy to apply to existing protocols such as Mobile IPv6. In this paper, we propose a novel mobility management architecture and methods to work with 6LoWPAN based on the analysis on FPMIPv6 (Fast PMIPv6) the host is not a handover procedure performed in order to support the mobility of such sensor nodes. It was suggested the use of a dispatch code pattern that is not currently used in 6LoWPAN for inter-working, MAG and MAC, MAC in order to reduce packet loss caused as the authentication delay in the handover process to minimize the power consumption of a sensor node that is caused by the re-transmission the new concept of temporary guarantee (temporary guarantee) and trust relationships (trust relationship) between AAA and introduced.
저전압 고속 전류형 Pipelined A/D 변환기의 설계
박승균,이희덕,한철희 대한전자공학회 1994 전자공학회논문지-A Vol.31 No.3
An 8-bit 2-stage pipelined current mode A/D converter is designed with a new architecture, where the wideband track-and-hold amplifiers which have 2 integrators in parallel sample input signal twice per clock cycle. The conversion speed of the A-D converter is two times faster than that of conventional pipelined method. The converter is designed to be operated at the power supply voltage of 3.3V with the input dynamic range of 0-256$\mu$A. HSPICE simulation results show the performance of up to 55Msamples/s and power consumption of 150mW with the parameters of ISRC $1.5\mu$m BICMOS process. The chip area is 3${\times}4mm^{2}$.