저잡음 증폭기를 위한 새로운 구조의 검사용 설계회로

류지열,노석호 대한전자공학회 2006 電子工學會論文誌-TC (Telecommunications) Vol.43 No.3

This paper presents a new Design-for-Testability (DfT) circuit for 4.5-5.5GHz low noise amplifiers (LNAs). The DfT circuit measures gain, noise figure, input impedance, input return loss, and output signal-to-noise ratio for the LNA without external expensive equipment. The DfT circuit is designed using 0.18m SiGe technology. The circuit utilizes input impedance matching and DC output voltage measurements. The technique is simple and inexpensive. 본 논문에서는 4.5-5.5GHz 저잡음 증폭기 (low noise amplifiers, LNAs)를 위한 새로운 구조의 검사용 설계(Design-for-Testability, DfT) 회로 를 제안한다. 이러한 검사용 설계회로는 고가의 장비를 사용하지 않고도 저잡음 증폭기의 전압 이득, 잡음 지수, 입력 임피던스, 입력 반사 손실 및 출력 신호대 잡음 전력비를 측정한다. 검사용 설계회로는 0.18㎛ SiGe 공정을 이용하여 설계되었으며, 입력 임피던스 정합과 직류 출력 전압 측정을 이용한다. 이러한 회로를 이용한 회로 검사 기술은 검사 방법이 간단하고 검사하는데 드는 비용이 저렴하다.

차량 레이더용 스위치 커패시터 시그마-델타 변조기 개발

류지열,노석호,Ryu, Jee-Youl,Noh, Seok-Ho 한국정보통신학회 2010 한국정보통신학회논문지 Vol.14 No.8

본 논문에서는 차량 레이더용 새로운 형태의 스위치 커패시터 시그마-델타 변조기를 제안한다. 개발된 변조기는 차량 레이더 시스템에서 고주파 대역 신호의 고해상도 데이터 변환, 즉 아날로그-디지털변환을 수행하는데 사용된다. 2.7V의 저전압 동작이 가능하며, 저 왜곡 특성을 가진 몸체효과 보상형 스위치 구조를 가진다. 이러한 변조기는0.25 마이크론 이중 폴리 3-금속 표준 CMOS 공정으로 제작되었고, $1.9 {\times}1.5mm^{2}$ 의 다이 면적을 차지한다. 제안된 회로는 2.7V의 동작 전압에서 기존의 부트스트랩형 회로보다 약 20dB 향상된 우수한 총 고조파 왜곡 특성을 보였다. This paper proposes a new switched-capacitor sigma-delta modulator for automotive radars. Developed modulator is used to perform high-resolution analog-to-digital conversion (ADC) of high frequency band signal in a radar system. It has supply voltage of 2.7V, and has body-effect compensated switch configuration with low voltage and low distortion. The modulator has been implemented in a $0.25{\mu}m$ double-poly and triple-metal standard CMOS process, and it has die area of $1.9{\times}1.5mm^{2}$. It showed better total harmonic distortion of 20dB than the conventional bootstrapped circuit at the supply voltage of 2.7V.

평판디스플레이 응용을 위한 차동 FPCB 전송선 설계 최적화

류지열,노석호,이형주,Ryu, Jee-Youl,Noh, Seok-Ho,Lee, Hyung-Joo 한국정보통신학회 2008 한국정보통신학회논문지 Vol.12 No.5

본 논문에서는 저전압 차동 신호(Low-Voltage Differential Signaling, LVDS) 전송방식의 응용을 위한 차동 전송 접속 경로의 분석 및 설계 최적화 방법을 제안한다. 차동 전송 경로 및 저전압 스윙 방법의 발전으로 인해 LVDS 방식은 데이터 통신 분야, 고해상도 디스플레이 분야, 평판 디스플레이 분야에서 매우 적은 소비전력, 개선된 잡음 특성 및 고속 데이터 전송률을 제공한다. 본 논문은 차동 유연성 인쇄회로 보드(flexible printed circuit board, FPCB) 전송선에서 선폭, 선두께 및 선 간격과 같은 전송선 설계 변수들의 최적화 기법을 이용하여 직렬 접속된 전송선에서 발생하는 임피던스 부정합과 신호왜곡을 감소시키기 위해 개선 모델과 새로이 개발된 수식을 제안한다. 이러한 차동 FPCB 전송선의 고주파 특성을 평가하기 위해 주파수 영역에서 전파(full-wave) 전자기 시뮬레이션, 시간영역 시뮬레이션 및 S 파라미터 시뮬레이션을 각각 수행하였다. $17.5{\mu}m$과 $35{\mu}m$의 전송선의 경우, 전극 폭에서의 약 10% 변화가 차동 임피던스에서의 약 6%와 5.6%의 변화를 각각 보였으나, 전송선 간 간격은 차동 및 특성 임피던스에서의 영향을 주지 않음을 확인하였다. 또한 전송선 간격이 증가할수록 상호 인덕턴스 및 커패시턴스가 감소하기 때문에 누화 잡음을 감소시키기 위해 신호 전송선간의 간격을 $180{\mu}m$ 이상 유지 해야함을 확인하였다. This paper addresses the analysis and the design optimization of differential interconnects for Low-Voltage Differential Signaling (LVDS) applications. Thanks to the differential transmission and the low voltage swing, LVDS offers high data rates and improved noise immunity with significantly reduced power consumption in data communications, high-resolution display, and flat panel display. We present an improved model and new equations to reduce impedance mismatch and signal degradation in cascaded interconnects using optimization of interconnect design parameters such as trace width, trace height and trace space in differential flexible printed circuit board (FPCB) transmission lines. We have carried out frequency-domain full-wave electromagnetic simulations, time-domain transient simulations, and S-parameter simulations to evaluate the high-frequency characteristics of the differential FPCB interconnects. The 10% change in trace width produced change of approximately 6% and 5.6% in differential impedance for trace thickness of $17.5{\mu}m$ and $35{\mu}m$, respectively. The change in the trace space showed a little change. We believe that the proposed approach is very helpful to optimize high-speed differential FPCB interconnects for LVDS applications.

Pt/Ti 발열체가 내장된 TMA 가스 측정용 ZnO 박막 가스 센서

류지열,박성현,최혁환,권태하 대한전자공학회 1996 전자공학회논문지-A Vol.33 No.6

To increase the sensitivity and the selectivity of the sensors to TMA gas, the composition ratio and the growth conditions of the ZnO films are studied. Annealing of the ZnO films in the various time ranges and temperatures in the oxygen is carried out to enhance the stbility of the electrical resistance. Pt/Ti heater deposited on backside of the substrates in used to control the operating temperature of th esensor. The ZnO thin film sensors doped to 4.0 wt% $Al_{2}$O$_{3}$ 1.0wt.% TiO$_{2}$ and 0.2wt.% V$_{2}$O$_{5}$ exhibited a high sensitivity and an excellent selectivity for TMA gas. The sensors made with the thin films annealed at 700$^{\circ}$C for 60 minutes in the oxygen atmosphere had a good stability and linearity. The heater deposited in the ratio of 1 to 1 (Pt:Ti) had a good heating properties. The sensors fabricated using above conditions showed a good response to the actual gases of a mackerel at a step of deterioration after death.

1.8GHz 고주파 전단부의 결함 검사를 위한 새로운 BIST 회로

류지열,노석호,Ryu Jee-Youl,Noh Seok-Ho 대한전자공학회 2005 電子工學會論文誌-TC (Telecommunications) Vol.42 No.6

본 논문에서는 1.8GHz 고주파 수신기 전단부의 결함 검사를 위한 새로운 저가의 BIST 회로(자체내부검사회로) 및 설계기술을 제안한다. 이 기술은 입력 임피던스 매칭 측정 방법을 이용한다. BIST 블록과 고주파 수신기의 전단부는 0.25m CMOS 기술을 이용하여 단일 칩 위에 설계되었다. 이 기술은 측정이 간단하고 비용이 저렴하며, BIST 회로가 차지하는 면적은 고주파 전단부가 차지하는 전체면적의 약 $10\%$에 불과하다. This paper presents a new low-cost fault-based Built-In Self-Test (BIST) scheme and technique for 1.8GHz RF receiver front end. The technique utilizes input impedance matching measurement. The BIST block and RF receiver front end are designed using 0.25m CMOS technology on a single chip. The technique is simple and inexpensive. The overhead of the BIST circuit is approximately $10\%$ of the total area of the RF front end.

Development of a New Automatic Control System for the Harmonics Analysis of Distribution Transformers

류지열,이진한,박철우,박경용 제어·로봇·시스템학회 2016 International Journal of Control, Automation, and Vol.14 No.3

This paper presents a new automatic control system that can precisely and automatically analyze complexharmonics occurring from the power distribution transformers. The proposed system consists of pre-amplificationblock, digital signal processing block, and real-time monitoring block. It can be applied to a development boardwith a microcontroller connected to a PC to monitor harmonics in real time because it can be individually affixedto a transformer. The existing expensive harmonics measurement systems take a lot of time to analyze complexharmonics. Unlike the conventional systems, since this system is accurate and automatic in measurement, it providesvery low measurement errors and very small test overhead. The proposed system showed very low measurementerrors of less than 0.8% as well as fast real-time measurements of approximately 23sec. for harmonics analysisas compared to external expensive equipment measurements. We hope that this new system will provide industrywith a simple and inexpensive technique to control and analyze complex harmonics occurring from the distributiontransformers.

고주파 집적 회로를 위한 프로그램 가능한 보상 회로

류지열 에스케이텔레콤 (주) 2011 Telecommunications Review Vol.21 No.3

본 논문은 고주파 집적 회로 응용을 위한 프로그램 가능 보상 회로(PCC: Programmable Compensation Circuit)를 제안한다. 이러한 회로는 고주파 회로 칩 제작과정에서 예기치 않게 발생한 PVT(공정, 전압, 온도) 변동으로 인한 회로 성능변수들의 미세 변동을 검출하고 이를 자동으로 보상한다. 보상 가능한 고주파 회로 성능변수들은중요한 요소인 입력 임피던스, 전압이득, 잡음지수, 전압정재파비 및 출력 신호 대 잡음비(SNRout)를 포함한다. 본 논문에서는 지면관계상 전압이득과 잡음지수의 미세 변동에 대한 보상만을 언급한다. 이러한 회로는 미세 변동을 자동으로 보상할 수 있도록 고주파 신호를 직류 신호로 변환하는 BIST(Built-In Self-Test) 회로를 포함하고 있다.

무선 근거리 통신망용 저잡음 증폭기의 설계

류지열,노석호,박세현 한국정보통신학회 2004 한국정보통신학회논문지 Vol.8 No.6

본 논문에서는 802.11a 무선 근거리 통신망 (wireless LAN)에서 사용 가능한 5.25㎓ SiGe 저잡음 증폭기(LNA)를 제안한다. 본 저잡음 증폭기는 2단 구조로 1V의 공급전압에서 동작하며, 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되었다. 이 저잡음 증폭기의 경우 5.25㎓의 동작주파수에서 17㏈의 전압이득, 2.7㏈의 잡음지수, -l5㏈의 반사계수, -5㏈md의 IIP3 및 -14㏈m의 1㏈ compression point와 같은 우수한 동작특성을 보였으며, 바이어스 회로에서 소모되는 0,5㎽를 포함하여 전체회로에서 소모되는 총 전력은 7㎽이다. This paper describes the design of a two stage 1V power supply SiGe Low Noise Amplifier operating at 5.25㎓ for 802.lla wireless LAN application. The achieved performance includes a gain of 17㏈, noise figure of 2.7㏈, reflection coefficient of 15㏈, IIP3 of -5㏈m, and 1-㏈ compression point of -14㏈m. The total power consumption of the circuit was 7㎽ including 0.5㎽ for the bias circuit.

LNA를 위한 새로운 프로그램 가능 고주파 검사용 설계회로

류지열,노석호 대한전자공학회 2007 電子工學會論文誌-TC (Telecommunications) Vol.44 No.4

This paper presents a programmable RF DFT (Radio Frequency Design-for-Testability) circuit for low noise amplifiers. We have developed a new on-chip RF DFT circuit that measures RF parameters of low noise amplifier (LNA) using only DC measurements [1, 2]. This circuit is extremely useful for today's RFIC devices in a complete RF transceiver environment. The DFT circuit contains test amplifier with programmable capacitor banks and RF peak detectors. The test circuit utilizes output DC voltage measurements and these measured values are translated into the LNA specifications such as input impedance and gain using the mathematical equations. Our on-chip DFT circuit can be self programmed for 1.8GHz, 2.4GHz and 5.25GHz low noise amplifiers for GSM, Bluetooth and IEEE802.11g standards. The circuit is simple and inexpensive. 본 논문에서는 저잡음 증폭기 (LNA)를 위한 새로운 구조의 프로그램 가능한 고주파 검사용 설계회로 (RF DFT)를 제안한다. 개발된 RF DFT 회로는 DC 측정만을 이용하여 LNA의 RF 변수를 측정할 수 있으며, 최근의 RFIC 소자에 매우 유용하다. DFT 회로는 프로그램 가능한 커패시터 뱅크 (programmable capacitor banks)와 RF 피크 검출기를 가진 test amplifier를 포함하며, 측정된 출력 DC 전압을 이용하여 입력 임피던스와 전압이득과 같은 LNA 사양을 계산할 수 있다. 이러한 온 칩 DFT 회로는 GSM, Bluetooth 및 IEEE802g 표준에 이용할 수 있는 3가지 주파수 대역, 즉 1.8GHz, 2.4GHz, 5.25GHz용 LNA에서 사용할 수 있도록 자체적으로 프로그램 할 수 있다. 이 회로는 간단하면서도 저렴하다

5GHz 저잡음 증폭기의 성능검사를 위한 새로운 고주파 Built-In Self-Test 회로 설계

류지열,노석호,박세현,Ryu Jee-Youl,Noh Seok-Ho,Park Se-Hyun 한국정보통신학회 2004 한국정보통신학회논문지 Vol.8 No.8

본 논문에서는 5.25GHz 저잡음 증폭기(LNA)에 대해 전압이득, 잡음지수 및 입력 임피던스를 측정할 수 있는 새로운 형태의 저가 고주파 BIST(Built-In Self-Test, 자체내부검사)회로 설계 및 검사 기술을 제안한다. 이러한 BIST 회로는 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이러한 접근방법은 입력 임피던스 정합과 출력 전압 측정원리를 이용한다. 본 논문에서 제안하는 방법은 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 LNA가 차지하는 전체면적의 약 18%에 불과하다. This paper presents a new low-cost RF Built-In Self-Test (BIST) circuit for measuring transducer voltage gain, noise figure and input impedance of 5.25GHz low noise amplifier (LNA). The BIST circuit is designed using 0.18${\mu}{\textrm}{m}$ SiGe technology. The test technique utilizes input impedance matching and output transient voltage measurements. The technique is simple and inexpensive. Total chip size has additional area of about 18% for BIST circuit.