http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 이승준 (검색결과 2,641 건)
- 무료
- 기관 내 무료
- 유료
-
이승준 全北行政學會 2003 全北行政學報 Vol.17 No.1
급속한 노령화추세는 핵가족화로 인한 가족구조와 기능 및 의식의 변화와 함께 노인수발을 가중시키고 있다. 또한 최근 치매노인인구의 급증은 수발부담이라고 하는 새로운 가족문제 및 사회문제로 부각되고 있다. 우리나라 노인수발형태는 전통적 가부장적 이데올로기와 효 사상에 근거하여 사회부양보다는 가족부양에 의존하고 있는 실정으로, 노인수발의 주책임자는 며느리나 부인 등 여성이 대부분을 이루고 있다. 그러나 최근 여성의 고학력화, 여성지위의 향상 등으로 여성의 취업이나 사회참여가 증가하고 있는 상황에서 장기적으로 보호를 요하는 의존적 노인의 간호와 수발에 있어서 많은 문제를 야기하고 있다. 특히, 사회생활을 하고 있는 기혼여성의 경우, 노인수발의 주수발자로서의 역할과 함께 또 다른 가족원으로서의 역할과 같은 다중적인 역할요구는 증가할 것으로 보여진다.
-
-
-
-
李承俊,權炳憲,崔明烈 대한전자공학회 2003 電子工學會論文誌-SC (System and control) Vol.40 No.5
In this paper, we propose an UXGA class LCD controller for controlling the LCD panel. The proposed controller supports the full screen display using GCD between input and output resolutions. The proposed LCD controller includes the motion detector based on median filter which can detect the motion of input image for the enhancement of a image quality. Also, it divides the motion into 3 stages such as still, semi-moving and moving, and uses the different interpolation algorithms according to the degree of motion. In order to evaluate the performance of the proposed interpolation algorithm, we use PSNR method and compare the conventional algorithm by using computer simulation. For the proposed motion detection algorithm, we use a visual verification and the estimation of pixel changes. The proposed LCD controller has been designed and verified by VHDL. It has been synthesized using Xilinx VirtexE FPGA. 본 논문에서는 LCD 패널 제어를 위한 UXGA급 LCD 컨트롤러를 제안하였다. 제안한 컨트롤러는 전화면 디스플레이를 위해 입력 해상도와 출력 해상도 간의 최대 공약수를 이용하여 화면의 확대 기능을 지원하며, 확대 영상의 질을 높이기 위해 입력 영상의 움직임을 3 단계로 구분해서 검출하여 각 단계에 따라 서로 다른 보간 알고리즘을 사용하는 방법을 제안하였다. 제안한 알고리즘의 정량적인 성능 평가를 위해 PSNR을 도입하였으며, 다양한 실험 영상을 이용하여 기존의 알고리즘과 비교 분석을 수행하였다. 그리고 제안한 움직임 검출기의 움직임 검출 성능 평가를 위해 시각적 검증 및 화소 변화 추정을 도입하였다. 제안한 컨트롤러는 VHDL을 이용해 설계되었으며, 기능적 시뮬레이션을 통하여 각각의 세부 블록들의 기능을 검증하고 Xilinx VirtexE FPGA를 이용해 회로 합성을 수행하였다.
-
-
-
-
-
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
