2개의 곱항에서 공통인수를 이용한 논리 분해식 산출

권오형,Kwon, Oh-Hyeong 한국컴퓨터산업학회 2006 컴퓨터産業敎育學會論文誌 Vol.7 No.4

본 논문에서는 부울 분해식을 산출하기 위한 방법을 제시한다. SIS 1.2에서 사용되는 코커널 큐브 행렬은 코커널/커널들로부터 만들어지며, 이 행렬은 단지 대수 분해식만을 산출한다. 제안한 방법은 2개의 항에서 공통인수를 추출하고, 이들로부터 분해식 산출 행렬을 만들고 이로부터 부울 분해식을 산출하는 방법을 제안한다. A factorization is an extremely important part of multi-level logic synthesis. The number of literals in a factored form is a good estimate of the complexity of a logic function, and can be translated directly into the number of transistors required for implementation. Factored forms are described as either algebraic or Boolean, according to the trade-off between run-time and optimization. A Boolean factored form contains fewer number of literals than an algebraic factored form. In this paper, we present a new method for a Boolean factorization. The key idea is to identify two-cube Boolean subexpression pairs from given expression. Experimental results on various benchmark circuits show the improvements in literal counts over the algebraic factorization based on Bryton's co-kernel cube matrix.

DCT 영역에서의 인간의 시각적 특성을 이용한 정지 영상 워터마킹 방법

권오형,박래홍,Kwon O-Hyung,Park Rae-Hong 한국통신학회 2005 韓國通信學會論文誌 Vol.30 No.12C

본 논문에서는 DCT 평면에서 modulation transfer function (MTF)을 사용한 정지영상 워터마킹 방법을 제안하였다. 정지영상에 삽입된 워터마크의 가시성을 줄이기 위하여 인간의 시각적 특성을 나타내는 MTF를 사용하였다. 제안한 워터마킹 방법이 lowpass filtering 및 cropping 등의 공격에 강인한 특성을 나타내었다. 공간평면과 DCT 평면 사이의 에너지 상관관계를 이용하여 DCT 평면에서 삽입될 워터마크의 길이와 공간 평면에서 원하는 peak signal to noise ratio (PSNR)가 주어졌을 때 DCT 평면에서 워터마크 weighting factor를 구하는 식을 유도하였으며, 원하는 PSNR과 공간평면 및 DCT 평면에서 계산된 PSNR이 본 실험에서 사용한 7가지 영상에 대하여 최대 0.07dB이내로 오차를 나타내었다. In this paper, we propose a digital watermarking method for still images, in which the human visual system (HVS) is used in the discrete cosine transform (DCT) domain. The modulation transfer function (MTF) of the HVS model is employed to increase the invisibility of the inserted watermark in images. The proposed watermarking method is shown to be robust to several common image processing techniques, including lowpass filtering and cropping. Also, using the energy relationship of the DCT, we derive the equation that directly computes the watermark weighting factor in the DCT domain for the specified peak signal to noise ratio (PSNR) of the still image and the length of watermark to be inserted. The difference between desired PSNR and PSNR in spatial domain is within 0.07dB for the 7 test images.

2-큐브 제수와 보수에 의한 공통 논리식 산출

권오형,오임걸,Kwon, Oh-Hyeong,Oh, Im-Geol 한국정보처리학회 2008 정보처리학회논문지 A Vol.15 No.1

본 논문에서는 논리합성을 위한 공통식 추출 방법을 새롭게 제안한다. 제안하는 방법은 주어진 각 논리식들에서 2개의 큐브만으로 구성된 2-큐브 논리식 쌍을 추출한다. 2개의 큐브로 구성된 논리식 쌍들로부터 2-큐브 행렬을 만들고, 여기에 2-큐브 논리식의 보수를 추가하여 확장된 2-큐브 행렬과 압축 2-큐브 행렬을 만든다. 다음, 공통식 추출을 위해 압축 2-큐브 행렬을 분석한다. 그리디 방법(greedy method)에 의해 가장 많은 리터럴 개수를 줄일 수 있는 공통식을 선택한다. 실험결과 여러 벤치마크 회로에 대하여 제안한 방법을 논리회로 합성도구에 활용할 경우 기존 합성도구보다 리터럴 개수를 줄일 수 있음을 보였다. This paper presents a new Boolean extraction technique for logic synthesis. This method extracts two-cube Boolean subexpression pairs from each logic expression. It begins by creating two-cube array, which is extended and compressed with complements of two-cube Boolean subexpressions. Next, the compressed two-cube array is analyzed to extract common subexpressions for several logic expressions. The method is greedy and extracts the best common subexpression. Experimental results show the improvements in the literal counts over well-known logic synthesis tools for some benchmark circuits.

다변수 출력 함수에서 공통 논리식 추출

권오형,Kwon, Oh-Hyeong 한국컴퓨터산업학회 2006 컴퓨터産業敎育學會論文誌 Vol.7 No.5

본 논문에서는 여러 개의 출력단을 갖는 논리회로에서 공통식을 찾는 방법을 제안하였다. 각각의 출력단위로 2개의 큐브로 구성된 몫을 찾고, 이 몫들 간의 쌍을 이용해서 부울 공통식을 찾는 방법을 보였다. 실험 결과로 2개의 큐브만을 이용한 공통식 산출만으로 전체 논리회로의 크기를 줄이는 데 효과가 있음을 SIS1.2 결과와 비교하여 보였다. Extraction is tile most important step in global minimization. Its approache is to identify and extract subexpressions, which are multiple-cubes or single-cubes, common to two or more expressions which can be used to reduce the total number of literals in a Boolean network. Extraction is described as either algebraic or Boolean according to the trade-off between run-time and optimization. Boolean extraction is capable of providing better results, but difficulty in finding common Boolean divisors arises. In this paper, we present a new method for Boolean extraction to remove the difficulty. The key idea is to identify and extract two-cube Boolean subexpression pairs from each expression in a Boolean network. Experimental results show the improvements in the literal counts over the extraction in SIS for some benchmark circuits.

확장된 2-큐브 행렬을 이용한 부울 분해식 산출

권오형,오임걸,Kwon, Oh-Hyeong,Oh, Im-Geol 한국컴퓨터산업학회 2007 컴퓨터産業敎育學會論文誌 Vol.8 No.4

분해식은 SOP 형태의 논리식들이 논리합과 논리곱으로 반복해서 표현된 논리식이다. 분해식을 산출하는 과정은 논리식 내에 있는 공통식을 찾아 인수분해를 반복하는 과정이다. 분해식의 형태에 따라 대수 분해식과 부울 분해식으로 구분되며, 리터럴 개수를 기준으로 부울 분해식이 대수 분해식보다 간략화된 형태를 갖는다. 본 논문은 부울 분해식 산출 방법을 제안한 것이다. 제안하는 방법은 주어진 논리식에서 2개의 큐브를 선택하여 제수/몫 쌍들을 산출한다. 이 때, 2개의 큐브로 구성된 몫에 공통인수를 남겨두어 확장 제수/몫 쌍들을 산출하고 후에 몫/몫 쌍들을 산출하도록 하였다. 산출된 제수/몫 쌍과 확장 제수/몫 쌍, 몫/몫 쌍들을 이용하여 부울 분해식 산출 을 위한 행렬을 산출하고, 행렬 커버링을 통해 부울 분해식을 산출하는 방법을 제시한다. A factored form is a sum of products of sums of products, ..., of arbitrary depth. Factoring is the process of deriving a parenthesized form with the smallest number of literals from a two-level form of a logic expression. The factored form is not unique and described as either algebraic or Boolean. A Boolean factored form contains fewer number of literals than an algebraic factored form. In this paper, we present a new method for a Boolean factorization. The key idea is to identify two-cube Boolean subexpressions from given two-level logic expression and to extract divisor/quotient pairs. Then, we derive extended divisor/quotient pairs, where their quotients are not cube-free, from the generated divisor/quotients pairs. We generate quotient/quotient pairs from divisor/quotient pairs and extended divisor/quotient pairs. Using the pairs, we make a matrix to generate Boolean factored form based on a technique of rectangle covering.

상용 차량의 승차감 정량적 평가방법에 관한 연구

권오형(Kwon Oh Hyoung),신상문(Sangmun Shin) 대한인간공학회 2020 대한인간공학회 학술대회논문집 Vol.2020 No.10

2-큐브 몫 행렬을 이용한 공통식 산출

권오형(Kwon, Oh-Hyeong) 한국산학기술학회 2011 한국산학기술학회논문지 Vol.12 No.8

본 논문에서는 논리합성을 위한 부울 공통식 추출 방법을 제안한다. 제안하는 방법은 주어진 각 논리식들에 서 제수/2-큐브 몫들과 2-큐브 몫 쌍들을 산출하고, 이들을 이용해서 2-큐브 몫 행렬을 만든다. 2-큐브 몫들과 행렬로 부터 후보식들을 찾고, 다음 이 후보식들의 교집합에 의해 여러 논리식에서 사용되는 공통식을 산출한다. 실험 결과 제안하는 방법은 기존의 방법들보다 전체 논리식의 리터럴 개수를 줄일 수 있었다. This paper presents a new Boolean extraction technique for logic synthesis. This method first calculates divisor/2-cube quotients, 2-cube quotient pairs, and 2-cube quotient matrices. Then we find candidates, which can be common sub-expressions, from 2-cube quotients and matrices. Next, candidate intersection provides the common sub-expressions for several logic expressions. Experimental results show the improvements in literal counts over the previous methods.

자동차 실내 열적쾌적성 향상을 위한 통풍시트 성능평가에 관한 연구

권오형(Oh Hyoung Kwon),장병춘(Byoungchun Chang),정철웅(Cheolung Cheong) 한국자동차공학회 2022 한국자동차공학회 학술대회 및 전시회 Vol.2022 No.11

다변수 출력 논리함수 합성

권오형(O. H. Kwon),김정범(J. B. Kim),장태환(P. T. Chang),홍성제(S. J. Hong),김종(J. Kim) 한국정보과학회 1995 한국정보과학회 학술발표논문집 Vol.22 No.2A

본 논문에서 제안하고자 하는 방법은 2개 이상의 출력을 갖는 다출력 논리함수 최적화 기법이다. 주어진 조건을 임시 수정함으로써 보다 많은 공통 회로가 생성되도록 하여 최적 논리회로를 산출한다. 모든 출력에 대하여 공통 회로 가능성이 높은 cube을 찾고, 이에 위반 되는 출력 함수의 cube을 임시 수정함으로써 주어진 입력 그 자체에서 prime implicant를 찾는 방법 보다 대체로 적은 게이트 또는 연결선을 갖는 회로를 얻게 된다. 본 논문에서는 공통 회로 가능성 탐지를 위한 기법이 제시되고, 다시 수정된 부분을 복구하는 방법이 제안된다. 공통 가능성 부분을 찾아 수정과 복구를 반복 수행함으로써 AND, OR, XOR 게이트를 이용한 최적 회로를 출력한다.

2-큐브 비커널을 이용한 부울 분해식 산출

권오형(Kwon, Oh-Hyeong),전병태(Chun, Byung-Tae) 한국산학기술학회 2010 한국산학기술학회논문지 Vol.11 No.11

분해식 산출은 다단 논리식 산출에 매우 중요한 부분을 담당한다. 분해식의 리터럴 개수는 논리함수의 복잡 도를 나타내는 기준이 되며, 또한 논리식을 회로로 구현할 경우 리터럴의 개수는 트랜지스터의 개수와 비례하게 된 다. 분해식을 산출하는 수행시간과 최적화의 적정성을 맞추기 위해 분해식은 대수 분해식과 부울 분해식 산출로 구분 하며, 부울 분해식이 대수 분해식보다 적은 리터럴 개수로 같은 논리식을 표현할 수 있다. 본 논문에서는 부울 분해 식을 산출하기 위한 방법을 제시한다. 제안하는 핵심 방법은 2개의 2-큐브 비커널을 이용하여 이들의 곱을 구하여 부 울 분해식을 산출하는 것이다. 벤치마크 회로를 통한 실험 결과 이전의 다른 분해식 산출 방법들보다 리터럴 개수를 줄일 수 있었다. A factorization is a very important part of multi-level logic synthesis. The number of literals in a factored form is an estimate of the complexity of a logic function, and can be translated directly into the number of transistors required for implementation. Factored forms are described as either algebraic or Boolean, according to the trade-off between run-time and optimization. A Boolean factored form contains fewer number of literals than an algebraic factored form. In this paper, we present a new method for a Boolean factorization. The key idea is to identify two-cube nonkernel Boolean pairs from given expression. Experimental results on various benchmark circuits show the improvements in literal counts over previous other factorization methods.