아날로그 하드웨어 에뮬레이션 플러그-인들의 고조파 비교를 통한 에뮬레이션 충실도에 대한 정량적 분석 연구

박태준(Park, Taejoon),장민호(Chang, Minho) 한국문화산업학회 2017 문화산업연구 Vol.17 No.2

본 연구는 제한조건(制限條件)의 환경에서 실제 아날로그 하드웨어와 이를 복각한 소프트웨어 에뮬레이션 플러그-인의 음향적 특성에 대하여 에뮬레이션의 근본적인 요소 중에 하나인 고조파 왜곡 현상에 대해 비선형 회귀 분석을 통하여 여러 에뮬레이션 플러그-인들의 에뮬레이션 충실도를 알아보는 것에 연구목적을 두고, 그 결과에 따라 어느 플러그-인이 가장 유사한 특징을 보이는 지를 규명한다. 분석 대상 하드웨어로는 컴프레서와 리미터 역사상 초기 모델인 LA-2A를 선정하여 특정한 다수의 파형 데이터를 하드웨어 LA-2A와 이를 복각한 개발사별 소프트웨어 LA-2A 에뮬레이션 플러그-인들에 동일하게 통과시켜 DAW로 녹음한 후, 스펙트럼 분석을 통해 고조파 왜곡 현상의 발생과 그 결과를 파악하고 이를 활용하여 에뮬레이션 충실도를 도출하는 절차로 진행되었다. 분석 결과, LA-2A 에뮬레이션 플러그-인들의 사용에 있어서 음역대별 가장 유사한 FF(Fidelity Factor) 값을 가지는 플러그-인을 사용하는 것이 적절하다는 것을 확인하였다. 연구 결과, 에뮬레이션 플러그-인에 대한 무조건적 신뢰는 지양해야하며 개발사의 입장에서도 잠재 소비자들의 사용 및 구매의향을 높이기 위해서는 보다 더 충실하면서도 저비용적 특성을 살린 에뮬레이션 방법을 통하여 에뮬레이션의 퀄리티를 향상시켜야 할 필요가 있다는 사실을 확인하였다. This paper focuses on analyzing harmonic distortion phenomenon, which is essentially the fundamental acoustic factor of real-world analog hardware and their software emulation counterpart, to measure the fidelity of emulation from several different software plug-ins with varying manufacturers through quantitative analysis. This paper aims to determine the fidelity of emulation of given plug-in software implementations through non-linear regression analysis of results from harmonic distortion spectra, within specific limiting conditions, and investigates which plug-in presents the most similar trait to the original hardware with fidelity factor rank. In this research, specific audio samples were implemented equally on signal processing hardware and corresponding software. The results were recorded using DAW to compare generated harmonic distortion spectra of each hardware and software. The results were then applied to numerical analysis software and evaluated through linear regression analysis. The hardware selected is LA-2A which led to wide range of progressive research and extensive investigation regarding the compressor. As the result of analysis, using plug-ins which show similar FF(Fidelity Factor) for each frequency range was found to be appropriate. Therefore, we should refrain from putting blind trust on an LA-2A emulation plug-in, and as for the developers, overall improvement of the quality of emulation accompanying low cost, and fidelity-centric methodology is a necessity to promote the use and purchase of them for potential customers. 본 연구는 제한조건(制限條件)의 환경에서 실제 아날로그 하드웨어와 이를 복각한 소프트웨어 에뮬레이션 플러그-인의 음향적 특성에 대하여 에뮬레이션의 근본적인 요소 중에 하나인 고조파 왜곡 현상에 대해 비선형 회귀 분석을 통하여 여러 에뮬레이션 플러그-인들의 에뮬레이션 충실도를 알아보는 것에 연구목적을 두고, 그 결과에 따라 어느 플러그-인이 가장 유사한 특징을 보이는 지를 규명한다. 분석 대상 하드웨어로는 컴프레서와 리미터 역사상 초기 모델인 LA-2A를 선정하여 특정한 다수의 파형 데이터를 하드웨어 LA-2A와 이를 복각한 개발사별 소프트웨어 LA-2A 에뮬레이션 플러그-인들에 동일하게 통과시켜 DAW로 녹음한 후, 스펙트럼 분석을 통해 고조파 왜곡 현상의 발생과 그 결과를 파악하고 이를 활용하여 에뮬레이션 충실도를 도출하는 절차로 진행되었다. 분석 결과, LA-2A 에뮬레이션 플러그-인들의 사용에 있어서 음역대별 가장 유사한 FF(Fidelity Factor) 값을 가지는 플러그-인을 사용하는 것이 적절하다는 것을 확인하였다. 연구 결과, 에뮬레이션 플러그-인에 대한 무조건적 신뢰는 지양해야하며 개발사의 입장에서도 잠재 소비자들의 사용 및 구매의향을 높이기 위해서는 보다 더 충실하면서도 저비용적 특성을 살린 에뮬레이션 방법을 통하여 에뮬레이션의 퀄리티를 향상시켜야 할 필요가 있다는 사실을 확인하였다. This paper focuses on analyzing harmonic distortion phenomenon, which is essentially the fundamental acoustic factor of real-world analog hardware and their software emulation counterpart, to measure the fidelity of emulation from several different software plug-ins with varying manufacturers through quantitative analysis. This paper aims to determine the fidelity of emulation of given plug-in software implementations through non-linear regression analysis of results from harmonic distortion spectra, within specific limiting conditions, and investigates which plug-in presents the most similar trait to the original hardware with fidelity factor rank. In this research, specific audio samples were implemented equally on signal processing hardware and corresponding software. The results were recorded using DAW to compare generated harmonic distortion spectra of each hardware and software. The results were then applied to numerical analysis software and evaluated through linear regression analysis. The hardware selected is LA-2A which led to wide range of progressive research and extensive investigation regarding the compressor. As the result of analysis, using plug-ins which show similar FF(Fidelity Factor) for each frequency range was found to be appropriate. Therefore, we should refrain from putting blind trust on an LA-2A emulation plug-in, and as for the developers, overall improvement of the quality of emulation accompanying low cost, and fidelity-centric methodology is a necessity to promote the use and purchase of them for potential customers.

전자기록 장기보존 전략으로서의 에뮬레이션 사례 분석

김명훈,오명진,이재홍,임진희 한국기록학회 2013 기록학연구 Vol.0 No.38

In response to the current electronic record environment, storing electronic records for necessary long terms have been the topic of the times. Especially, the method to preserving original form such as original functional property and bit stream becomes the key to long term preservation of electronic records. Until now in Korea migration methods were chosen as long term preservation strategy for public records, but the limitations were that the functionality and the original bit stream could not be maintained. Among the strategies for long term preservation of electronic records, emulation has significant strengths in that it can replicate the original form of electronic records without changes in the bit stream, and that unlike migration it can establish a single preservation strategy without needing to apply individual strategies according to type of electronic record. Especially because it can replicate the functional components that cannot be implemented in the current long term preservation format, there is a need to study the application method based on the studies of electronic record types currently used by public institutions. This study, to explore the methods for applying emulation as a strategy for the long term preservation of electronic records, reviews the latest study cases from the west about emulation as base study, and tries to analyze the specific cases about the feasibility, target, and methods of emulation. Through this the study tries to explore the implications for domestic application as well as the strengths and weaknesses of emulation. To do this, the study analyses the concept, strengths and weaknesses of emulation as a long term preservation strategy, the analyses the latest best cases of emulation in the west; CAMiLEON, KB, Planets, and KEEP project. Based on these analysis this study tries to suggest implications and application methods for electronic records in the future in Korea. 전자기록 환경을 맞이하여 필요한 기간 동안 장기적으로 전자기록을 보존하는 것은 시대적 화두로 부상하고 있다. 특히 전자기록이 지닌 본래의 기능적 속성 및 원래의 비트스트림을 유지하며 원래의 모습을 그대로 유지할 수 있는 방안은 전자기록의 장기보존을 위한 핵심 관건이 된다. 그동안 우리나라에서는 공공기록을 대상으로 마이그레이션 방식을 장기보존 전략으로 채택해 적용해 왔지만, 기능성 및 원래의 비트스트림을 원래 그대로 유지할 수 없다는 점에서 한계가 노정되어 왔다. 전자기록의 장기보존 전략으로서 에뮬레이션은 비트스트림의 변화 없이 전자기록의 원형을 그대로 재현할 수 있다는 점에서, 아울러 마이그레이션처럼 전자기록 유형별로 개별적인 전략을 적용할 필요 없이 일괄적인 보존전략을 구현할 수 있다는 점에서 상당한 강점을 지닌 보존전략이다. 특히 현재 우리나라 전자기록의 장기보존 포맷에서는 구현해 주지 못하는 전자기록의 기능적 구성요소를 재현해 줄 수 있다는 점에서, 현재 공공기관에 보유 중인 전자기록 유형 조사를 기반으로 그 실현 방안을 연구할 필요가 있다. 이에 본고에서는 전자기록의 장기보존 전략으로서 에뮬레이션의 적용 방안을 모색하기 위한 기초 연구로 에뮬레이션에 관한 서구의 최신 연구 사례를 검토하고, 에뮬레이션의 타당성과 대상, 방법에 대한 구체적인 사례를 고찰하려고 한다. 이를 통해 에뮬레이션이 지닌 장단점과 더불어 국내 적용을 위한 시사점을 모색하고자 한다. 이를 위해 본고에서는 에뮬레이션의 개념과 함께 장기보존 전략으로서 에뮬레이션이 지닌 장단점을 분석한 다음, 에뮬레이션에 관한 서구의 최신 선진 사례로 CAMiLEON, KB, Planets, KEEP 프로젝트를 분석하였다. 이러한 분석을 기반으로 향후 우리나라 전자기록에 대한 시사점 및 적용 방향을 제시하고자 하였다.

컴파일 시간 명령어 디코딩을 통한 가상화 민감 명령어 에뮬레이션 성능 개선

신동하(Dong-Ha Shin),윤경언(Kyung-Un Yun) 한국컴퓨터정보학회 2012 韓國컴퓨터情報學會論文誌 Vol.17 No.2

최근 들어 ARM 구조에서 가상화를 구현하기 위해 다양한 연구들이 진행되었다. 현재의 ARM 구조는 전통적인 에뮬레이션 방법인 "trap-and-emulation"으로 가상화 할 수 없기 때문에, 게스트 커널 수행 시간에 가상화 민감 명령어를 탐지하여, 이를 직접 수행하는 대신 가상화 에뮬레이션 한다. 일반적으로 가상화 에뮬레이션은 이진 변환 또는 인터프리테이션 방법으로 구현한다. 본 연구는 인터프리테이션 방법을 기반으로 하는 가상화 에뮬레이션의 성능 향상에 관한 것이다. 인터프리테이션은 명령어 페치, 명령어 디코딩, 그리고 명령어 수행의 단계로 이루어진다. 본 논문에서는 게스트 커널의 컴파일 시간에 모든 가상화 민감 명령어를 디코딩하여, 게스트 커널의 수행 시간에 인터프리테이션 시간을 줄이는 방법을 제안한다. 본 연구의 방법은 인터프리테이션 기반의 가상화 방법에서 에뮬레이션 코드를 간단하게 하고, 에뮬레이션 성능을 향상시킨다. Recently, we have seen several implementations that virtualize the ARM architecture. Since the current ARM architecture is not possible to be virtualized using the traditional technique called "trap-and-emulation", we usually detect all virtualization sensitive instructions during the run-time of a guest kernel and emulate them virtually rather than executing them directly. The emulation for virtualization is usually implemented either by binary translation or interpretation. Our research is about how to improve the performance of emulation for virtualization based on interpretation. The interpretation usually requires a few steps: instruction fetching, instruction decoding and instruction executing. In this paper, we propose a method that decodes all virtualization sensitive instructions during the compilation time of a guest kernel and reduces the time required for interpretation during the run time of the guest kernel. Our method provides both implementation simplicity and performance improvement of emulation for virtualization based on interpretation.

데스크탑 상에서의 OpenGL ES 2.0 에뮬레이션

백낙훈 ( Nak Hoon Baek ) 한국정보처리학회 2014 정보처리학회논문지. 컴퓨터 및 통신시스템 Vol.3 No.4

OpenGL ES(OpenGL for Embedded System) 2.0은 현재 스마트 폰과 태블릿 PC에서 가장 널리 사용되고 있는 3차원 그래픽스 API표준이다. 이를 이용하는 개발과정에서는 상대적으로 성능이 떨어지는 모바일 환경보다는 데스크 탑 환경이 선호된다. 따라서, OpenGL 라이브러리만제공되는 데스크 탑 환경에서, 모바일 그래픽스 환경에서의 OpenGL ES 2.0 API를 그대로 에뮬레이션 할 필요가 있다. 본 논문은 PC 상에서OpenGL ES 2.0을 에뮬레이션하기 위해, 기술적 문제점들을 극복하는 방법들과 이에 따른 구현 결과를 제시한다. 구현된 OpenGL ES 2.0 에뮬레이션 라이브러리는 데스크 탑 PC 상에서 동작하고, 공식적인 검증 테스트(conformance test suite)의 96%이상을 통과하여, 구현의 정확성을 보였다. 또한, 상업적으로 제공되는 벤치마크 프로그램들에 대한 테스트에서 기존의 상업적 구현 사례와 동등한 수행 속도를 보였다. OpenGL ES(OpenGL for Embedded System) 2.0 is one of the most widely used 3D graphics API(application progrma interface) standard for smart phones and tablet PCs at this time. During programming with this API, they prefer desktop environment rather than the target mobile environment, which has relatively low computing power. Thus, we need to emulate the OpenGL ES 2.0 API on the desktop PCs, where only OpenGL API libraries are available. In this paper, we present technical difficulties and their solutions to emulate OpenGL ES2.0 on desktop PCs. Our final implementation of OpenGL ES 2.0 emulation library works on desktop PCs and passed over more than 96%of the official CTS(conformance test suites) to prove the correctness of our implementation. Additionally, for the commercially available benchmark programs, our implementation shows equivalent execution speeds to the previous commercial OpenGL ES 2.0 implementations.

컴퓨터과학 : 가산기와 MIPS CPU 사례를 이용한 현대 FPGA의 특성연구

이보선 ( Bo Seon Lee ),서태원 ( Tae Won Suh ) 한국컴퓨터교육학회 2013 컴퓨터교육학회 논문지 Vol.16 No.3

ASIC설계에서 FPGA를 이용한 에뮬레이션은 설계 검증을 위한 필수 단계이다. ASIC으로 설계된 모델을 가능한 최대 동작주파수로 에뮬레이션하기 위해서는 FPGA의 특성을 이해해야 한다. 본 논문은 FPGA의 주요 제조사인 Xilinx와 Altera의 여러 디바이스에 다양한 가산기와 MIPS CPU를 포팅하여, 디자인 복잡도에 따른 현대 FPGA의 특성을 연구하였다. 실험 결과, 일반적인 통념과는 다르게 1-bit 가산기를 기반으로 디자인한 RCA는 FPGA 내부의 carry-chain을 활용하지 못했고, 그 결과 다른 타입의 가산기보다 낮은 성능을 보였다. 또한, 본 연구를 통해 Xilinx와 Altera 제조사 별 FPGA 특성에 확연한 차이가 있음을 확인하였다. 즉, 동작속도에 최적화하여 설계된 Prefix 가산기를 Xilinx 디바이스에 포팅했을 때 저조한 동작주파수를 보였으나, Altera 디바이스에서는 IP Core와 비슷한 성능을 보였다. 이는 Altera 디바이스에서는 FPGA의 면적만 허락한다면 ASIC에 최적화된 설계를 그대로 사용하여도 에뮬레이션 성능에 영향을 미치지 않음을 시사한다. MIPS CPU를 통한 실험은 이를 뒷받침한다 The FPGA-based emulation is an essential step in ASIC design for validation. For emulation with maximal frequency, it is crucial to understand the FPGA characteristics. This paper attempts to analyze the performance characteristics of the modern FPGAs from renowned vendors, Xilinx and Altera, with a case study utilizing various adders and MIPS CPU. Unlike the common wisdom, ripple-carry adder (RCA) does not utilize the inherent carry-chain inside FPGAs when structurally designed based on 1-bit adders. Thus, the RCA shows the inferior performance to the other types of adders in FPGAs. Our study also reveals that FPGAs from Xilinx exhibit different characteristics from the ones from Altera. That is, the prefix adder, which is optimized for speed in ASIC design, shows the poor performance on Xilinx devices, whereas it provides a comparable speed to the IP core on Altera devices. It suggests that error-prone manual change of the original design can be avoided on Altera devices if area is permitted. Experiments with MIPS CPU confirm the arguments.

LAPG-2: A Cost-Efficient Design Verification Platform with Virtual Logic Analyzer and Pattern Generator

황수연,강동수,장경선,이강,Hwang, Soo-Yun,Kang, Dong-Soo,Jhang, Kyoung-Son,Yi, Kang Korean Institute of Information Scientists and Eng 2008 정보과학회논문지 : 시스템 및 이론 Vol.35 No.5

This paper proposes a cost-efficient and flexible FPGA-based logic circuit emulation platform. By improving the performance and adding more features, this new platform is an enhanced version of our LAPG. It consists of an FPGA-based hardware engine and software element to drive the emulation and monitor the results. It also provides an interactive verification environment which uses an efficient communication protocol through a bi-directional serial link between the host and the FPGA board. The experimental results show that this new approach saves $55%{\sim}99%$ of communication overhead compared with other methods. According to the test results, the new LAPG is more area efficient in complex circuits with many I/O ports. 본 논문에서는 FPGA 기반와 논리 회로를 에뮬레이션 하는 저비용 플랫폼인 LAPG-2의 구조 설계와 구현을 제안한다. 본 논문에서 제안한 에뮬레이션 플랫폼은 기존에 제안 LAPG(logic Analyzer and Pattern Generator)의 성능을 향상시키고, 더 많은 기능을 추가하였다. 따라서, LAPG-2는 기존 LAPG의 향상된 버전이라고 할 수 있다. 본 논문에서 제안한 LAPG-2는 크게 FPGA 기반 하드웨어 엔진과 에뮬레이션을 구동하고 결과를 모니터링 할 수 있는 소프트웨어 부분으로 구성된다. 호스트 컴퓨터와 FPGA 보드 사이의 양방향 직렬 통신 링크를 통한 새로운 통신 프로토콜을 제안함으로써 효과적인 상호 작용할 수 있는 검증 환경을 제공한다. 실험 결과, 본 논문에서 제안한 에뮬레이션 방법은 다른 방식들과 비교했을 때, $55%{\sim}99%$의 통신 오버헤드 절감 효과를 얻었다. 하드웨어 면적의 경우는, 간단한 회로보다 입출력 포트 수가 많은 복잡한 회로에서 보다 더 효율적이었다.

LAPG-2 : A Cost-Efficient Design Verification Platform with Virtual Logic Analyzer and Pattern Generator

황수연(Sooyun Hwang),강동수(Dongsoo Kang),장경선(Kyoungson Jhang),이강(Kang Yi) 한국정보과학회 2008 정보과학회논문지 : 시스템 및 이론 Vol.35 No.5·6

This paper proposes a cost-efficient and flexible FPGA-based logic circuit emulation platform. By improving the performance and adding more features, this new platform is an enhanced version of our LAPG. It consists of an FPGA-based hardware engine and software element to drive the emulation and monitor the results. It also provides an interactive verification environment which uses an efficient communication protocol through a bi-directional serial link between the host and the FPGA board. The experimental results show that this new approach saves 55%~99% of communication overhead compared with other methods. According to the test results, the new LAPG is more area efficient in complex circuits with many I/O ports. 본 논문에서는 FPGA 기반의 논리 회로를 에뮬레이션 하는 저비용 플랫폼인 LAPG-2의 구조설계와 구현을 제안한다. 본 논문에서 제안한 에뮬레이션 플랫폼은 기존에 제안된 LAPG(Logic Analyzer and Pattern Generator)의 성능을 향상시키고, 더 많은 기능을 추가하였다. 따라서, LAPG-2는 기존 LAPG의 향상된 버전이라고 할 수 있다. 본 논문에서 제안한 LAPG-2는 크게 FPGA 기반 하드웨어 엔진과 에뮬레이션을 구동하고 결과를 모니터링 할 수 있는 소프트웨어 부분으로 구성된다. 호스트 컴퓨터와 FPGA 보드 사이의 양방향 직렬 통신 링크를 통한 새로운 통신 프로토콜을 제안함으로써 효과적인 상호 작용할 수 있는 검증 환경을 제공한다. 실험 결과, 본 논문에서 제안한 에뮬레이션 방법은 다른 방식들과 비교했을 때, 55%~99%의 통신 오버헤드 절감 효과를 얻었다. 하드웨어 면적의 경우는, 간단한 회로보다 입출력 포트 수가 많은 복잡한 회로에서 보다 더 효율적이었다.

LAPG-2: 가상 논리 분석기 및 패턴 생성기를 갖는 저비용 설계 검증 플랫폼

황수연,강동수,장경선,이강 한국정보과학회 2008 정보과학회논문지 : 시스템 및 이론 Vol. No.

본 논문에서는 FPGA 기반의 논리 회로를 에뮬레이션 하는 저비용 플랫폼인 LAPG-2의 구조 설계와 구현을 제안한다. 본 논문에서 제안한 에뮬레이션 플랫폼은 기존에 제안된 LAPG(Logic Analyzer and Pattern Generator)의 성능을 향상시키고, 더 많은 기능을 추가하였다. 따라서, LAPG-2는 기존 LAPG의 향상된 버전이라고 할 수 있다. 본 논문에서 제안한 LAPG-2는 크게 FPGA 기반 하드웨어 엔진과 에뮬레이션을 구동하고 결과를 모니터링 할 수 있는 소프트웨어 부분으로 구성된다. 호스트 컴퓨터와 FPGA 보드 사이의 양방향 직렬 통신 링크를 통한 새로운 통신 프로토콜을 제안함으로써 효과적인 상호작용할 수 있는 검증 환경을 제공한다. 실험 결과, 본 논문에서 제안한 에뮬레이션 방법은 다른 방식들과 비교했을 때, 55%~99%의 통신 오버헤드 절감 효과를 얻었다. 하드웨어 면적의 경우는, 간단한 회로보다 입출력 포트 수가 많은 복잡한 회로에서 보다 더 효율적이었다. This paper proposes a cost-efficient and flexible FPGA-based logic circuit emulation platform. By improving the performance and adding more features, this new platform is an enhanced version of our LAPG. It consists of an FPGA-based hardware engine and software element to drive the emulation and monitor the results. It also provides an interactive verification environment which uses an efficient communication protocol through a bi-directional serial link between the host and the FPGA board. The experimental results show that this new approach saves 55%~99% of communication overhead compared with other methods. According to the test results, the new LAPG is more area efficient in complex circuits with many I/O ports.

에뮬레이션을 이용한 바닥복사난방 시스템의 실온제어성능 평가

이규남(Rhee Kyu-Nam),여명석(Yeo Myoung-Souk),김광우(Kim Kwang-Woo) 대한건축학회 2011 대한건축학회논문집 Vol.27 No.2

This study presents the emulation-based evaluation of the control performance for a radiant floor heating system. Since room air temperature is dependent on heat output, which is determined by the pressure loss and flow rate in hydronic network, the interaction between thermal and hydraulic models need to be considered in the evaluation of the control performance. To do this, this study suggests an emulation method, or hardware-in-the-loop-simulation (HILS), where the hydronic network is replaced by real hardware and the building physics is analyzed by a Simulink-based simulation. In the emulation, the pressure loss and flow rate in the hydronic network were represented by replacing the real pipe with a balancing valve. In addition, by making real control systems connect hydronic network and building simulation, the interaction between building physics (room air temperature), control system (control valve) and hydronic network (hot water flow rate) can be taken into account in the evaluation. Based on the proposed emulation method, the control performance of several control strategies were evaluated in terms of the accuracy and rise time. The result shows that the individual control needs to be combined with hydronic balancing for more accurate control. Hydronic control devices such as a flow limit valve and a pressure differential control valve also proved to be helpful to the improvement of the control performance.

IBM/370의 에뮬레이션을 위한 마이크로 인스트럭션 포맷설계

오길록,O, Gil-Rok 한국전자정보통신산업진흥회 1985 電子振興 Vol.5 No.11