http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
최창석,이한호,Choi, Chang-Seok,Lee, Han-Ho The Institute of Electronics and Information Engin 2009 電子工學會論文誌-CI (Computer and Information) Vol.46 No.11
본 논문에서는 차세대 100-Gb/s급 광통신 시스템을 위한 3-병렬 Reed-Solomon (RS) 디코더 기반의 고속 Forward Error Correction (FEC) 구조를 제안한다. 제안된 16채널 RS기반 FEC 구조는 4개의 신드롬 계산 블록이 1개의 Key Equation Solver (KES) 블록을 공유하는 3-병렬 4채널 RS 기반 FEC 구조 4개로 구성되어 있다. 제안하는 100-Gb/s RS 기반 FEC는 1.2V의 공급전압의 $0.13{\mu}m$ CMOS 공정을 이용하여 구현하였다. 구현 결과 제안된 RS기반 FEC 구조는 300MHz의 동작 주파수에서 115-Gb/s 의 데이터 처리율을 가지며, 기존의 RS 기반 FEC 구조에 비해 높은 데이터 처리율과 낮은 하드웨어 복잡도를 보여주고 있다. This paper presents a high-speed Forward Error Correction (FEC) architecture based on three-parallel Reed-Solomon (RS) decoder for next-generation 100-Gb/s optical communication systems. A high-speed three-parallel RS(255,239) decoder has been designed and the derived structure can also be applied to implement the 100-Gb/s RS-FEC architecture. The proposed 100-Gb/s RS-FEC has been implemented with 0.13-${\mu}m$ CMOS standard cell technology in a supply voltage of 1.2V. The implementation results show that 16-Ch. RS-FEC architecture can operate at a clock frequency of 300MHz and has a throughput of 115-Gb/s for 0.13-${\mu}m$ CMOS technology. As a result, the proposed three-parallel RS-FEC architecture has a much higher data processing rate and low hardware complexity compared with the conventional two-parallel, three-parallel and serial RS-FEC architectures.
100Gb/s급 광통신시스템을 위한 3-병렬 Reed-Solomon 기반 FEC 구조 설계
최창석(Chang-Seok Choi),이한호(Hanho Lee) 大韓電子工學會 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.11
본 논문에서는 차세대 100-Gb/s급 광통신 시스템을 위한 3-병렬 Reed-Solomon (RS) 디코더 기반의 고속 Forward Error Correction (FEC) 구조를 제안한다. 제안된 16채널 RS기반 FEC 구조는 4개의 신드롬 계산 블록이 1개의 Key Equation Solver (KES) 블록을 공유하는 3-병렬 4채널 RS 기반 FEC 구조 4개로 구성되어 있다. 제안하는 100-Gb/s RS 기반 FEC는 1.2V의 공급전압의 0.13㎛ CMOS 공정을 이용하여 구현하였다. 구현 결과 제안된 RS기반 FEC 구조는 300㎒의 동작 주파수에서 115-Gb/s 의 데이터 처리율을 가지며, 기존의 RS 기반 FEC 구조에 비해 높은 데이터 처리율과 낮은 하드웨어 복잡도를 보여주고 있다. This paper presents a high-speed Forward Error Correction (FEC) architecture based on three-parallel Reed-Solomon (RS) decoder for next-generation 100-Gb/s optical communication systems. A high-speed three-parallel RS(255,239) decoder has been designed and the derived structure can also be applied to implement the 100-Gb/s RS-FEC architecture. The proposed 100-Gb/s RS-FEC has been implemented with 0.13-㎛ CMOS standard cell technology in a supply voltage of 1.2V. The implementation results show that 16-Ch. RS-FEC architecture can operate at a clock frequency of 300㎒ and has a throughput of 115-Gb/s for 0.13-㎛ CMOS technology. As a result, the proposed three-parallel RS-FEC architecture has a much higher data processing rate and low hardware complexity compared with the conventional two-parallel, three-parallel and serial RS-FEC architectures.
High-Performance Variable-Length Reed-Solomon Decoder Architecture for Gigabit WPAN Applications
최창석(Chang-Seok Choi),이한호(Hanho Lee) 대한전자공학회 2012 電子工學會論文誌-SD (Semiconductor and devices) Vol.49 No.1
본 논문은 고속 WPAN 시스템에 대한 가변 길이 8-병렬 리드-솔로몬(RS) 복호기에 관한 일반적인 구조를 제안한다. 제안된 구조는 RS(266, 239) 코드뿐만 아니라 다양한 단축화 RS 부호들을 지원 할 수 있다. 특히, 가변길이 구조는 다양한 단축화 RS 부호에 대해 가변적인 낮은 지연을 제공하며, 8-병렬 구조를 적용하여 높은 데이터 처리율을 제공한다. 제안된 RS 복호기는 90-nm CMOS 표준 셀 기술을 사용하여 성능 분석을 수행하였고, 클록 주파수 300MHz에서 19-Gbps 데이터 처리율을 제공한다. This paper presents a universal architecture for variable-length eight-parallel Reed-Solomon (RS) decoder for high-rate WPAN systems. The proposed architecture can support not only RS(266, 239) code but various shortened RS codes. Moreover, variable-length architecture provides variable low latency for various shortened RS codes and the eight-parallel design also provides high data processing rate. Using 90-nm CMOS standard cell technology, the proposed RS decoder has been synthesized and measured for performance. The proposed RS decoder can provide a maximum 19-Gbps data rate at clock frequency 300 MHz.
Stnotrophomonas maltophilia에 의한 방향족 화합물의 분해특성
최창석(Chang-Seok Choi),이태진)Tae-Jin Lee),박진희(Jin-Hee Park),김영식(Young-Sik Kim),김진우(Jin-Woo Kim) 유기성자원학회 2003 유기물자원화 Vol.11 No.4
본 연구에서는 페놀에 적응된 미생물을 순수 분리하여 다고리 방향족 탄회수소(p따1)분해에 이용 하고자 하였으며. PAH분해하는 과정에서 나타나는 특성을 파악하고자 하였다 분리된 미생물은 Steηotrophomoηas maltophili‘a로 동정되었으며, 페놀의 분해경향은 낮은 농도에서 빠른 분해속도 상수값을 가지며, 미생물의 성장률은 O.1447mg cell/mg phenol로 나타났다 나프탈렌과 페놀의 공존 시 페놀의 분해를 선호하고, 나프탈렌 및 페난스렌을 성장기질로 이용하는 특성을 가지고 있으나 파이렌과 같이 4개 이상의 고리구조를 가진 PAH의 분해는 이루어지지 않았다. PAH 분해경로는 dioxygena tion에 의한 두개의 hydroxy group이 C-l과 C-2에 첨가된 상태에서 ortho cleavage가 일어나고 순차적으로 Decarboxylation이 일어나는 것으로 판단되었다. In this srudy, Isolation was attempted to acquire a phenol utilizing bacterium for PAH degradation and to investigate the characteristics of PAH degradation. The isolate was idenrifìed by BIOLOG test as Steηotrophomonas maltophilia. Lower fìrst order reaction constant was detected in the presence of lower phenol concentration. The yield coeffìciεnt of phenol was O.1447mg cell/mg phenol. In the presence of naphthalene and phenol, phenol degradation was favorable. The isolate was capable of utilize naphthalene and phenenthrene as growth substrate but PAH, containing over 4-ring structure such as pyrene, was not degradable. The possible phenanthrene degradation pathway would be the addition of rwo hydroxy group on C- l and C-2 position, followed by ortho clε:avage, and then decarboxylation.