DCT 기반 임베디드 동영상 부호화 및 최적 비트 배분의 기법

정차근,Cheong, Cha-Keon 대한전자공학회 2002 電子工學會論文誌-SP (Signal processing) Vol.39 No.6

This paper presents a novel DCT-based embedded zero-tree coding and optimal bit allocation algorithm for image sequence coding. In order to fully utilize the structure of the conventional standard coding algorithm and improve the coding efficiency, motion estimation and compensation(ME/MC)-DCT hybrid coding structure and a modified zero-tree coding algorithm are applied. After the rearrangement DCT coefficients into pyramidal structure according to their significance on the decoded image quality, the modified embedded zero-tree coding is performed on layered coefficients. Moreover, for a given overall bit rates, a new optimal bit control scheme is proposed to achieve the best decoded image quality in the consecutive frames. The rate control scheme can also provide the equal quality of decoded image with the control of bit rate and distortion for each frame. The various simulation results are provided to evaluate the coding performance of the proposed scheme. 동영상 부호화를 위한 새로운 방법으로 DCT 기반의 임베디드 제로트리 부호화와 연속되는 프레임에서의 최적 비트 배분을 위한 기법을 제안한다. 국제 표준화된 기존 부호화 알고리즘의 구조를 충분히 이용하면서 부호화 효율을 개선시키기 위해, 움직임 검출 및 보상과 DCT 복합 영상 부호화 구조 기반의 임베디드 제로트리 부호화 기법을 적용한다. 이를 위해 먼저, DCT 변환 계수를 복호 영상에 미치는 중요도에 따라 트리 구조로 재배치한 후, 임베디드 제로트리 부호화 알고리즘을 수정해서 적용한다. 이때, 주어진 전체 비트율에 대해, 연속되는 각 프레임에 최적의 비트가 배분되도록 해서 최상의 복호 영상을 얻기 위한 최적 비트율 제어기법을 제안한다. 또한, 각 프레임의 비트율 및 부호화 오차를 균일하게 제어해서 각 프레임마다 균일한 품질의 영상이 얻어지도록 한다. 제안 알고리즘의 객관적인 성능을 평가하기 위해 다양한 테스트 영상에 대해, 모의실험 결과를 제시하고, 그 성능의 우수성을 입증한다.

관심영역(ROI-LB)의 최적 추출에 의한 차선검출의 고속화

정차근(Cha-Keon Cheong) 한국방송·미디어공학회 2009 방송공학회논문지 Vol.14 No.2

This paper presents an algorithm, aims at practical applications, for the high speed processing and performance enhancement of lane detection base on vision processing system. As a preprocessing for high speed lane detection, the vanishing line estimation and the optimal extraction of region of interest for lane boundary (ROI-LB) can be processed to reduction of detection region in which high speed processing is enabled. Image feature information is extracted only in the ROI-LB. Road lane is extracted using a non-parametric model fitting and Hough transform within the ROI-LB. With simultaneous processing of noise reduction and edge enhancement using the Laplacian filter, the reliability of feature extraction can be increased for various road lane patterns. Since outliers of edge at each block can be removed with clustering of edge orientation for each block within the ROI-LB, the performance of lane detection can be greatly improved. The various real road experimental results are presented to evaluate the effectiveness of the proposed method.

확률적 클러스터링에 의한 움직임 파라미터 추정과 세그맨테이션

정차근(Cha Keon Cheong) 한국방송·미디어공학회 1998 방송공학회논문지 Vol.3 No.1

칼라분류와 방향성 에지의 클러스터링에 의한 차선 검출

정차근(Cha-Keon Cheong) 大韓電子工學會 2011 電子工學會論文誌-SP (Signal processing) Vol.48 No.4

본 논문에서는 칼라분류 및 방향성 에지정보의 클러스터링과 이들의 통합에 의한 새로운 도로영역 및 차선검출 알고리즘을 제안한다. 도로영역 및 차선을 하나의 인식대상 물체로 취급하고, 통계적 파라미터의 반복 최적화에 의한 칼라정보의 클러스터링을 수행해서 검출과 인식을 위한 초기정보로 사용한다. 다음으로, 칼라정보가 갖는 물체인식 의 한계를 개선하기 위해 에지정보를 검출하고, 관심영역(Region Of Interest for Lane Boundary(ROI-LB))의 추출과 ROI-LB 영역에서 방향성 에지정보의 검출과 클러스터링을 수행한다. 칼라분류 및 에지 클러스터링의 결과를 통합해, 이들 각각의 정보가 갖는 특징을 이용함으로서 도로환경에 적합한 도로영역 및 차선을 검출할 수 있도록 한다. 제안방법은 도로와 차선에 관한 파라미터릭 수학적 모델을 사용하지 않고 칼라 및 에지의 클러스터링 정보에 의한 non-parametric 방법으로 다양한 도로 환경에 유연한 대응이 가 능한 장점을 갖는다. 본 제안방법의 유효성을 입증하기 위해 상이한 촬상조건 및 도로환경에서의 영상에 대한 실험결과를 제시한다. This paper presents a novel algorithm to detect more accurate road lane with image sensor-based color classification and directional edge clustering. With treatment of road region and lane as a recognizable color object, the classification of color cues is processed by an iterative optimization of statistical parameters to each color object. These clustered color objects are taken into considerations as initial kernel information for color object detection and recognition. In order to improve the limitation of object classification using the color cues, the directional edge cures within the estimated region of interest in the lane boundary (ROI-LB) are clustered and combined. The results of color classification and directional edge clustering are optimally integrated to obtain the best detection of road lane. The characteristic of the proposed system is to obtain robust result to all real road environments because of using non-parametric approach based only on information of color and edge clustering without a particular mathematical road and lane model. The experimental results to the various real road environments and imaging conditions are presented to evaluate the effectiveness of the proposed method.

C-모델 시뮬레이터 기반 H.264/SVC 복호기 시스템 구현

정차근(Cha-Keon Cheong),길대남(Dae-Nam Gil) 한국콘텐츠학회 2009 한국콘텐츠학회논문지 Vol.9 No.2

본 논문에서는 SoC 칩 개발을 위한 하드웨어 구조와 회로개발을 지원하기 위한 C-모델 시뮬레이터를 사용해서 임베디드 시스템 기반의 H.264/SVC 복호기 회로를 설계하고 시스템을 구현한다. 제시된 SVC 복호기 시스템은 H.264/SVC 표준규격의 기능들을 처리하기 위한 하드웨어 엔진의 설계와 ARM 프로세서를 이용한 소프트웨어 등으로 구성되어 있다. 본 논문에서 구현한 복호기는 SVC의 스케일러블 베이스라인 프로파일을 기반으로 설계의 용이함을 위하여 B-픽처 구조를 사용하지 않는 IPPP 구조에 의한 스케일러블 만을 고려해 실용성을 증가시켰다. 설계한 H.264/SVC 복호기 시스템의 영상복호 결과를 제시한다. In this paper, we present result of embedded system based H.264/SVC decoder circuit design and system implementation. To deal with the standardized H.264/SVC functionalities, the presented SVC decoder system is consist of hardware engine design and software with ARM core processor. In order to improve the feasibility and applicability, and reduce the decoder complexity, the implemented system is constructed with only the consideration of IPPP structure scalability without using the full B-picture architecture. Finally, we will show the decoding image result using the designed H.264/SVC decoder system

H.264/SVC 복호기 C-Model 시뮬레이터 개발

정차근(Cha-Keon Cheong) 한국콘텐츠학회 2009 한국콘텐츠학회논문지 Vol.9 No.3

본 논문에서는 최근 국제표준화가 이루어진 H.264/SVC 복호기 SoC 칩 개발을 위한 새로운 하드웨어구조를 제안하고, 최적인 회로개발을 지원하기 위한 C-모델 시뮬레이터를 개발한다. 제안된 SVC 복호기는 표준규격의 기능들을 최적으로 처리하기 위한 하드웨어 엔진과 핵심 프로세서를 이용한 소프트웨어등으로 구성되어 있어 기존의 임베디드 시스템으로 간단히 구현할 수 있다. 본 논문에서 제안한 복호기의 C-모델 시뮬레이터는 SVC의 스케일러블 베이스라인 프로파일을 기반으로 복잡도 감소를 위하여 B-픽처 구조를 사용하지 않는 IPPP 구조에 의한 스케일러블 만을 고려함으로서 칩 설계의 실용성을 증가시켰다. 하드웨어 구조와 C-모델 시뮬레이터의 유효성을 검증하기 위해 제안한 H.264/SVC 복호기 시스템에 대한 결과를 제시한다. In this paper, we propose a novel hardware architecture to facilitate the applicable SoC chip design of H.264/SVC which has a great deal of advancement in the international standardization in recent. Moreover, a new C-model simulator based on the proposed hardware system will be presented to support optimal SoC circuit development. Since the proposed SVC decoder is consist of some hardware engine for processing of major decoding tools and core processor for software processing, the system is simply implemented with the conventional embedded system. To improve the feasibility and applicability, and reduce the decoder complexity, the hardware decoder architecture is constructed with only the consideration of IPPP structure scalability without using the full B-picture. Finally, we present results of decoder hardware implementation and decoded picture to show the effectiveness of the proposed hardware architecture and C-model simulator.

해양 ad-hoc 무선통신용 3GPP2 기반 터보코더 성능분석

정차근(Cheong Cha Keon) 한국통신학회 2017 한국통신학회 학술대회논문집 Vol.2017 No.6

OFDM 전송시스템의 새로운 채널 보상 및 등화 기법

서정현,이현,정차근,조경록,Seo, Jung-Hyun,Lee, Hyun,Cheong, Cha-Keon,Cho, Kyoung-Rok 한국통신학회 2003 韓國通信學會論文誌 Vol.28 No.12A

본 논문에서는 OFDM (Orthogonal Frequency-Division Multiplexing)방식을 적용하는 ITS (Intelligent Traffic System) 시스템에서 페이딩 채널을 보상하기 위한 새로운 기법을 제안한다. 기존의 방법과는 달리 파일럿 채널을 이용한 채널 보상 회로에 나눗셈이 없고 간단한 구조의 성능을 저하시키기 않은 알고리즘을 제안하여 회로의 동작 속도와 크기에서 이점을 얻는다. 또한 제안한 회로는 빠른(fast) 페이딩에서 생긴 왜곡을 먼저 보상하고 채널과 심벌의 간섭을 단일 탭 등화기로 제거하여 이중 채널 보상 효과를 얻는다. 모든 알고리즘은 디지털 시스템 구현에 적합하게 제시되고 검증된다. 본 논문의 채널 보상 방법으로 하드웨어 구현 시 사이즈가 20%감소하며. 16-QAM (16-Quadrature Amplitude Modulation)방식의 ITS모뎀에 적용 시 SNR (Signal-to-Noise Rate)이 l0dB 이하에서 3dB정도 BER (Bit Error Rate)이 개선된 결과를 얻었다. A new fading channel estimation technique is proposed for an OFDM based modem In the ITS system. The algorithm is based on the transfer function extraction of the channel using the pilot signals and compensated the channel preceding the equalization. The newly derived algorithm is division-free arithmetic operations allows the faster circuit operation and the smaller circuit size. Proposed techniques compensate firstly the distortion which is generated at fading channels and secondly eliminate inter-symbol interference. All algorithms are suitability estimated and improved for a system implementation using digital circuits. As the results, the circuit size is reduced by 20% of the conventional design and achieved about 10% performance improvement at low SNR under 10dB in case of ITS system adapted 16-QAM mode.

적응 탐색 영역을 가지는 고속 움직임 추정 알고리즘

정성규(Sung Gyu Jung),정차근(Cha Keon Cheong),조경록(Kyoung Rok Cho) 대한전자공학회 1998 대한전자공학회 학술대회 Vol.1998 No.6

Cubic Spline 곡선을 이용한 곡선 차선 인식에 관한 연구

강성학(Sung-Hak Kang),정차근(Cha-Keon Cheong) 대한전기학회 2004 대한전기학회 학술대회 논문집 Vol.2004 No.11