http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 주제어 : bump circuit (검색결과 6 건)
- 무료
- 기관 내 무료
- 유료
-
Bump 회로와 인접픽셀 기반의 이미지 신호 Edge Detector
오광석(Kwang-Seok Oh),이상진(Sang-Jin Lee),조경록(Kyoungrok Cho) 대한전자공학회 2013 전자공학회논문지 Vol.50 No.7
본 논문에서는 bump 회로를 이용한 하드웨어 기반의 윤곽선 검출 회로를 제안한다. 하나의 픽셀은 빛을 전기적인 신호로 변환하는 active pixel sensor (APS)와 주변 픽셀의 밝기 차이를 비교하는 bump회로로 구성된다. 제안하는 회로는 64x64의 이미지를 대상으로하며, 각 열(column)마다 비교기를 공유한다. 비교기는 외부에서 인가되는 기준전압을 통해 최종적으로 대상 픽셀의 윤곽선 여부를 판별한다. 또한 기존의 4개 혹은 그 이상의 픽셀 데이터를 비교하는 윤곽선 검출 알고리즘을 상대적으로 간소화하여 대상픽셀을 포함하여 3개의 픽셀만으로 윤곽선 검출을 가능토록 제안하였다. 따라서 하나의 픽셀에 비교적 적은 수의 트랜지스터로 구성하였다. 따라서 제한적인 픽셀 크기에서 fill factor를 충분히 확보함으로써 수용 가능한 조도의 범위를 확장하였고, 기준전압을 외부에서 입력 받기 때문에 윤곽선 레벨을 조절 할 수 있다. Bump 회로기반의 윤곽선 검출 회로는 0.18um CMOS 공정에서 설계되었으며, 1.8V의 공급전압에서 픽셀 당 0.9uW의 전력 소모율, 34%의 fill factor을 갖는다. 이는 기존회로대비 전력 소모율을 90% 개선하였고, 기존 회로에 비하여 면적은 약 18.7%, fill factor는 약 16%를 더 확보하였다. This paper presents a hardware edge detector of image signal at pixel level of CMOS image sensor (CIS). The circuit detects edges of an image based on a bump circuit combining with the pixels. The APS converts light into electrical signals and the bump circuit compares the brightness between the target pixel and its neighbor pixels. Each column on CIS 64 by 64 pixels array shares a comparator. The comparator decides a peak level of the target pixel comparing with a reference voltage. The proposed edge detector is implemented using 0.18um CMOS technology. The circuit shows higher fill factor 34% and power dissipation by 0.9uW per pixel at 1.8V supply.
-
Dry Film Photoresist를 이용한 테프론 PCB 위 미세 피치 솔더 범프 형성
이정섭,주건모,전덕영 한국마이크로전자및패키징학회 2004 마이크로전자 및 패키징학회지 Vol.11 No.1
Polytetrafluoroethylene (PTFE/Teflon ) 인쇄회로기판용 미세 피치 솔더 범프 형성을 위해 dry film photoresist (DFR)를 photolithography 공정에 적용하였다. DFR lamination을 위한 test board는 폭 100$\mu\textrm{m}$와 두께 18$\mu\textrm{m}$의 copper line들이 100-200$\mu\textrm{m}$의 간격으로 배열된 형태로 디자인하였다. 15$\mu\textrm{m}$의 두께를 갖는 DFR을 hot roll laminator를 사용하여 lamination 온도와 속도를 변화시켜가면서 lamination 공정 실험을 수행하였다. 실험 결과, PTFE 인쇄회로기판에 DFR을 lamination하는 공정의 최적 조건은 lamination 온도 $150^{\circ}C$, 속도 약 0.63cm/s였다. UV exposure 및 development 공정을 거쳐 저융점 솔더 재료인 인듐을 증착하였다. DFR 박리 순서에 따른 두 가지 다른 reflow 공정을 통해 최소 지름 50$\mu\textrm{m}$, 최소 피치 100$\mu\textrm{m}$를 갖는 인듐 솔더 범프를 형성하였다. We have demonstrated the applicability of dry film photoresist (DFR) in photolithography process for fine pitch solder bumping on the polytetrafluoroethylene (PTFE/Teflon ) printed circuit board (PCB). The copper lines were formed with 100$\mu\textrm{m}$ width and 18$\mu\textrm{m}$ thickness on the PTFE test board, and varying the gaps between two copper lines in a range of 100-200$\mu\textrm{m}$. The DFRs of 15$\mu\textrm{m}$ thickness were laminated by hot roll laminator, by varying laminating temperature from $100{\circ}C$ to 15$0^{\circ}C$ and laminating speed from 0.28-0.98cm/s. We have found the optimum process of DFR lamination on PTFE PCB and accomplished the formation of indium solder bumps. The optimum lamination condition was temperature of $150^{\circ}C$ and speed of about 0.63cm/s. And the smallest size of indium solder bump was diameter of 50$\mu\textrm{m}$ with pitch of 100$\mu\textrm{m}$.
-
연성인쇄회로기판 상에 Au 스터드 플립칩 범프의 초음파 접합
구자명,김유나,이종범,김종웅,하상수,원성호,서수정,신미선,천평우,이종진,정승부,Koo, Ja-Myeong,Kim, Yu-Na,Lee, Jong-Bum,Kim, Jong-Woong,Ha, Sang-Su,Won, Sung-Ho,Suh, Su-Jeong,Shin, Mi-Seon,Cheon, Pyoung-Woo,Lee, Jong-Jin,Jung, Seung-Boo 한국마이크로전자및패키징학회 2007 마이크로전자 및 패키징학회지 Vol.14 No.4
본 연구의 목적은 OSP, 전해 Au과 무전해 Ni/Au로써 표면처리를 달리한 연성회로기판 상에 Au 스터드 플립칩 범프의 초음파 접합 가능성을 연구하는 것이었다. Au 스터드 범프는 표면처리 방법에 상관없이 성공적으로 연성회로기판의 패드 상에 초음파 접합되었다 접합 강도는 접합 시간에 민감하게 영향을 받았다. 접합 시간이 길어짐에 따라 접합 강도는 증가하였으나, 2초 이상의 접합 시간에서는 이웃 범프끼리 단락되는 bridge 현상이 발생하였다. 최적 접합조건은 OSP 처리된 가판상에 0.5초간 초음파 접합하는 것이었다. This study was focused on the feasibility of ultrasonic bonding of Au stud flip chip bumps on the flexible printed circuit board (FPCB) with three different surface finishes: organic solderability preservative (OSP), electroplated Au and electroless Ni/immersion Au (ENIG). The Au stud flip chip bumps were successfully bonded to the bonding pads of the FPCBs, irrespective of surface finish. The bonding time strongly affected the joint integrity. The shear force increased with increasing bonding time, but the 'bridge' problem between bumps occurred at a bonding time over 2 s. The optimum condition was the ultrasonic bonding on the OSP-finished FPCB for 0.5 s.
-
Chemical Mechanical Planarization of Copper Bumps on Printed Circuit Board
정문기,조승재,이현섭,이아름,강정윤,최진원,김진호,정해도 한국정밀공학회 2011 International Journal of Precision Engineering and Vol. No.
This paper deals with the planarization of copper bumps to improve the bonding performance and reliability of printed circuit board (PCB) manufacturing to improve by using flip chip during the fabrication process of the PCB. Authors tried to develop a novel planarization process using polishing techniques before the continuous process at the PCB fabrication. An experiment was implemented by mechanical polishing (MP) using alumina abrasives mixed with deionizer water (DIW), and by chemical mechanical polishing (CMP) added with oxidizer of HF. CMP showed superior results to MP with mirror surface less than Ra 3nm and minimum step height deviation of 1um, resulting in high bonding performance and reliability. Therefore, CMP is a strong tool for reserving a sufficient margin in the PCB manufacture process.
-
Chemical Mechanical Planarization of Copper Bumps on Printed Circuit Board
Jeong, Moon-Ki,Jo, Seung-Jae,Lee, Hyun-Seop,Lee, Ah-Reum,Kang, Chung-Yun,Choi, Jin-Won,Kim, Jin-Ho,Jeong, Hae-Do 한국정밀공학회 2011 International Journal of Precision Engineering and Vol.12 No.1
This paper deals with the planarization of copper bumps to improve the bonding performance and reliability of printed circuit board (PCB) manufacturing to improve by using flip chip during the fabrication process of the PCB. Authors tried to develop a novel planarization process using polishing techniques before the continuous process at the PCB fabrication. An experiment was implemented by mechanical polishing (MP) using alumina abrasives mixed with deionizer water (DIW), and by chemical mechanical polishing (CMP) added with oxidizer of HF. CMP showed superior results to MP with mirror surface less than Ra 3nm and minimum step height deviation of 1um, resulting in high bonding performance and reliability. Therefore, CMP is a strong tool for reserving a sufficient margin in the PCB manufacture process.
-
김진수,박민영,최충기,박용수,송한정,전민현 한국지능시스템학회 2006 한국지능시스템학회 학술발표 논문집 Vol.16 No.2
생체 신경세포를 모방하는 진동성 신경 셀을 아날로그 집적회로로 설계한다. 진동성 신경셀은 입력신호 취합을 위한 취합회로와 신경 펄스 발생회로, 신경펄스 발생을 위한 범프회로와 트랜스콘덕터로 이루어지는 부성저항 블록으로 구성된다. 0.35 ㎛ 2중 폴리 공정 파라미터를 이용하여 SPICE 모의실험을 실시하여 입력 신호 유무 및 크기변화에 따른 출력 펄스의 발생을 얻어 진동성 신경회로의 가능성을 확인한다.
ScienceON
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
