2단 병렬궤환을 이용한 2.4GHz 대역 LNA 설계

김주락 경북대학교 대학원 2014 국내석사

We designed 2.4GHz band low noise Amplifier(LNA) with pHEMT ATF-35143 and analyzed and tuned/optimized LNA parameters such as noise figure, input/output reflection coefficient, impedance match, gain, stability factors using Agilent Advanced Design System (ADS) electronic design automation software. Inductor Degenerated with source feedback and shunt resistive feedback Circuits are added to obtain low noise figure and improve stability of LNA. the overall ADS implementation results of the LNA are compliant with the performance requirements. The proposed LNA is operated at the frequency of 2.4GHz. It has a gain of 21.01 dB, flatness of 1dB, noise figure (NF) of 0.47 . The input return loss is -11.37dB. The output return loss is -21.36dB

적응적 LNA의 최적 설계에 의한 IMT-2000 수신시스템 성능 개선

김신규 朝鮮大學校 大學院 2004 국내박사

To improve the peformances of a IMT-2000 receiver system such as out-of-band blocking characteristics, spurious response attenuation and intermodulation characteristics, LNA_On or LNA_Bypass within the system have been used. The IIP3 parameter can be improved, but total noise indexes and the CNR parameter value may decrease, and, due to increased FER of receiving sensitivity, a decrease in communication quality may occur accompanied by call-drop. This study presented a design technique to optimize the performance of the WCDMA receiver system. The technique involves using adaptive LNA, and inserting it based on the interactions between parameters of IIP3, NF, and CNR. When this study applied the optimized values of LNA parameter to simulate the receiver, the performance of intermodulation spurious response attenuation showed improvement greater than when LNA_On was applied, noise index was greatly improved compared to LNA_Bypass applications. This suggests that an optimized design technique contributed to improved communication quality of the IMT-2000 receiver system. This study used adaptive LNA based on the interaction between IIP3, NF and CNR parameters to optimize the performance of the IMT-2000 system receiver. It demonstrated that the technique suggested through the simulation can improve communication quality compared with LNA_On/bypass type receiver. In order to improve intermodulation spurious response attenuation performance of the IMT-2000 receiver, when LNA was bypassed as in DCS and PCS receivers, the IIP3 parameter value was 11.41dBm and the margin was 30.9dBm. Through the results it was demonstrated that intermodulation spurious response attenuation performance improved, but the whole NF was 20.95dB, which deviated from the standard to -11.81dB and receiving sensitivity rapidly decreased and a call-drop phenomenon happened. In general, as the parameter characteristics of NF and CNR remarkably decreased, it was proved that approximately at-85dBm received power, a call-drop happened. To improve the problems of the LNA_Bypass, parameters based on adaptive LNA gain were calculated, and as a result, when the gain of LNA was 9.5dB, NF was 2.0dB and IIP3 had an optimal value of 10.0dBm. Therefore, this study designed the optimized receiver by applying the optimally adaptive LNA parameter value and found that the IIP3 of the whole system was -3.10dBm and the margin was about 16.39dBm. Intermodulation spurious response attenuation peformance was more improved compared with the case LAN_on, and NF was 8.87dB, much more improved than when LNA_Bypass was applied. Therefore, it was demonstrated that improved parameter values of NF and CNR contributed to the better performance of receiving sensitivity than when the LNA_Bypass was applied. Through the results of the simulation, it was proved that the IMT-2000 system receiver with adaptive LNA provided superior communication quality.

Design of an Interferer rejection LNA for Ultra-wideband RF Receiver

황인규 아주대학교 2015 국내석사

A CMOS wideband low-noise amplifier (LNA) with bandpass feedback stage for achieving out-band interferer rejection is presented. The proposed interferer rejection topology eliminate the out-band interferers without deteriorating the input matching and noise figure. Moreover, this structure has advantage for high linearity. The proposed LNA is fabricated in a 0.18 μm CMOS process. The LNA with the bandpass feedback stage achieves an out-band interferer rejection of 29.2 dB, and an input third intercept point (IIP3) of 0.2 dBm. The current consumption of the LNA is 7.63 mA from a 1.2 V power supply. In proposed dual-band interferer cancellation LNA, a CMOS wideband low-noise amplifier LNA with bandpass feedback stage for achieving dual-band interferer rejection is presented. The proposed interferer rejection topology eliminates the dual-band interferers without deteriorating the input matching and noise figure. Moreover, this structure has advantage for high linearity. The proposed LNA is fabricated in a 0.11 μm CMOS process. The LNA with bandpass feedback stage achieves 2.4 GHz and 5 GHz maximum rejections of 25.3 and 32.1 dB, and an input third intercept point (IIP3) of 2.47 dBm. The power consumption of the LNA is 12.77 mW from a 1.2 V power supply.

NE34018 MESFET을 이용한 Feedback-Cascode 구조의 초 광대역 저잡음 증폭기 설계

방경남 명지대학교 대학원 2007 국내석사

Since UWB communication uses impulse signals that might be recognized as noise signals in the conventional narrow or broadband systems, it has been focused as a promising technology causing quit a low frequency interference with other systems. But UWB uses a very large bandwidth of 7GHz, conventional devices of other systems are inappropriate to UWB system. Therefore several points at issue remain before UWB can be deployed on a commercial scale. One of the major issues is ultra wideband LNA. LNA amplifies an original signal and holds down NF values. In general, LNA has a very high Q-point so that it can cause very narrow bandwidth characteristics of LNA inadequate for UWB application. In this paper, feedback cascode type of ultra wideband LNA is proposed in order to fulfill FCC(Federal Communications Commission of US) requirements. The proposed LNA has two stage configuration. First stage is feedback structure and second stage is cascode. The designed LNA has bandwidth of 3.1 ~ 10.6GHz, noise figure of 3~5dB, available gain of 10~15dB, return loss of -10dB, of -1dBm and power consumption of 20mW. Finally, the characteristics of designed LNA is qualified to the standard requirement of FCC. UWB 통신은 기존의 협대역 및 광대역 시스템에서 잡음으로 규정하는 임펄스 신호를 사용함으로써, 여타 서비스에 주파수 간섭을 일으키지 않는 기술방식으로 각광받고 있다. 그러나 UWB 통신은 7GHz의 대역폭을 가짐으로써, 기존의 통신방식에서 사용하던 디바이스의 중심주파수를 바꿔서 사용하는 것이 불가능하다. 따라서 UWB의 상용화를 위해서는 기술적으로 해결해야할 문제점이 있다. 그 중의 하나는 초광대역 저잡음 증폭기의 개발이다. LNA는 수신된 신호의 원신호는 증폭하고 잡음은 억제하는 디바이스로써, 일반적으로 잡음을 억제하기 위해 높은 선택도를 갖는다. 하지만 높은 선택도는 매우 좁은 대역폭을 갖게 하므로 기존의 방식으로 설계되는 LNA는 UWB 통신에 적용하기가 어렵다. 본 논문에서는 낮은 선택도를 가지면서, FCC에서 규정하는 잡음특성을 만족하는 LNA의 구조를 제안한다. 제안된 LNA는 feedback과 cascode구조의 2단 구조로 설계되었으며, 제안된 광대역 증폭기는 대역폭은 3.1 ~ 10.6GHz, 잡음지수가 3~5dB, 전력이득은 10~15dB, 반사손실은 -10dB이고, 는 -1dBm, IMD3는 중심주파수 7GHz에서 -35dBc, 소비전력은 20mW이다. 최종적으로 제안된 LNA의 특성이 FCC 규격에 만족함을 확인하였다.

고선택성 발룬-저잡음증폭기를 적용한 블로커에 강인한 5세대 이동통신용 수신기의 설계

신동욱 강원대학교 대학원 2022 국내석사

본 논문에서는 5G NR 통신을 위해 N-path 발룬 저잡음 증폭기(LNA: Low Noise Amplifier)를 사용하는 블로커에 강인한 수신기를 제안한다. 제안된 수신기는 N-path 발룬 LNA가 RF 대역 필터링을 수행함으로써 수신기의 전체 선형성뿐만 아니라 IIP2 보정 없이도 탁월한 IIP2 성능을 달성할 수 있다. 중앙 탭이 있는 제안된 차동 인덕터는 발룬 LNA의 LC 탱크가 5G NR sub-6GHz 이동통신을 위한 저대역 및 중간대역 주파수 작동을 모두 지원할 수 있도록 한다. 수신기는 N-path 발룬 LNA, Gm-stage, 25% 듀티 사이클 로컬 오실레이터 신호로 동작하는 수동 믹서, 전류 모드 수동 RC 저역통과필터 및 트랜스임피던스 증폭기(TIA : Transimpedance Amplifier)로 구성된다. 제안하는 수신기는 65nm CMOS공정을 통해 제작되었으며 전압이득은 43.5 dB, NF는 4.5 dB, IIP3는 7.89 dBm, 그리고 55 dBm이상의 IIP2를 얻었다. 전력소모는 1V의 입력전압에 15.1mA의 전력을 소모하여 2.24 mm2의 면적을 갖는다. In this paper, a blocker-tolerant receiver front end employing a dual-band N-path balun low-noise amplifier (balun-LNA) is presented for 5G new radio(NR) cellular applications. The proposed receiver front end can achieve a superior input-referred second-order intercept point (IIP2) performance without any IIP2 calibration, as well as the overall linearity of the receiver by performing RF bandpass filtering by N-path balun LNA. The proposed band-switchable differential inductor with a center tap enables the LC tank of the balun-LNA to support the operation of both low-band(LB) and mid-band(MB) frequencies for 5G NR sub-6 GHz cellular applications. The blocker-tolerant receiver front end is comprised of the dual-band N-path balun-LNA, a Gm-stage, current-mode passive mixers with a 25% duty cycle local oscillator signal, current-mode passive RC lowpass filters, and transimpedance amplifiers(TIA). The proposed receiver front-end was fabricated through a 65 nm CMOS process, and it was characterized primarily in the 5G NR LB and MB frequencies. The active die area was 2.24 mm2,and the receiver front-end drew a bias current of 15.1mA from a nominal supply voltage of 1V. It achieves a noise figure of 4.5 dB, conversion gain of 43.5 dB, out-of-band input-referred third-order intercept point(OB IIP3) of 7.89 dBm, and IIP2 of more than 55 dBm.

GaAs MESFET을 이용한 DSRC용 5.8GHz 대역 LNA/Mixer MMIC 설계 및 구현

문태정 東亞大學校 大學院 2002 국내박사

본 논문에서 GaAs MESFET을 사용하여 지능형교통시스템(ITS)의 단거리전용통신(DSRC)을 위한 차량탑재장치(OBE) 시스템의 수신기 전단부(RFE)를 구성하는 5.8GHz 대역의 저잡음 증폭기(LNA)와 주파수 혼합기(Mixer)를 최적으로 설계하고 MMIC로 구현하였다. 설계된 회로는 0.5㎛ GaAs MESFET 기반의 능동소자와 나선형 인덕터, MIM 커패시터, 저항으로 구성되는 수동소자를 포함하며, ETRI의 MMIC 공정을 통해서 성공적으로 제작하였다. 칩크기는 1.2mm×l.4mm이다. 그리고 제작된 MMIC를 측정하기 위하여 전송선을 고려하여 PCB와 지그(JIG)를 설계 및 제작하였고, 시험장비를 이용하여 측정하였으며, 설계값과 측정값을 비교하였다. 본 논문에서 설계한 LNA는 2단 구조로 구성되어 있고, 모든 단은 자기바이어스 방식으로 연결하여 DC 3V의 단일 공급전압으로 동작이 가능하게 하였다. 설계한 LNA의 첫째단과 둘째단은 각각 잡음정합과 선형성에 초점을 두어 설계하였다. 그리고 본 논문에서 설계한 믹서는 DC 3V의 단일 공급전압을 사용하기 위해 공통소스 자기바이어스 회로를 가지는 캐스코드 모양의 Dual-gate 구조의 믹서이다. 믹서에서 RF와 LO의 중심주파수는 각각 5.8GHz와 5.84GHz이고, 두 신호의 주파수 혼합에 의한 중간주파수(IF)는 40MHz이다. 제작된 MMIC의 측정결과, 중심주파수가 5.8GHz에서 LNA의 이득이 13.4dB, 잡음지수가 1.94dB, IMD가 -48.67dBc, IIP3가 3dBm, 입력반사손실이 -l8dB, 출력반사손실이 -13.3dB이다. LNA의 전체 소비전류는 18.6mA이고, 제작된 회로의 실제 크기는 두개의 능동소자와 매칭회로와 두개의 드레인 바이어스 회로를 포함하여 1.2mm×0.7mm이다. 5dBm의 LO 전력에서 믹서의 변환이득은 4dB, 잡음지수가 7.4dB, IMD가 -41.05dBc, IIP3가 4.5dBm, RF 입력반사손실이 -l6dB, LO 입력반사손실이 -10.3dB, IF 출력 반사손실이 -10.2dB, LO-to-RF isolation이 -26.8dB, LO-to-lF isolation이 -3ldB이다. 믹서의 전체 소비전류는 5.58mA이고, 제작된 회로의 실제 크기는 두개의 능동소자와 매칭회로와 DC 회로를 포함하여 1.2mm×0.7mm이다. 본 연구로부터 구현된 LNA/Mixer MMIC는 NF, IMD, IIP3, 단자간 격리도 면에서 좋은 결과를 얻을 수 있었고, GaAs MESFET을 사용하여 지능형 교통시스템의 단거리전용통신을 위한 차량탑재장치내의 5.8GHz 대역 RF 소자들의 MMIC 구현이 충분히 효과적이었음이 확인되었다. 또한 MMIC 공정과정과 더불어 칩을 조립할 때 패키지의 기생적인 파라메터들과 Bonding wire부터 발생되는 부가적인 인덕턴스의 영향으로 인해 MMIC의 동작특성이 감소될 수 있음을 확인하였다. 그러므로 만약 MMIC의 공정과정이 잘 제어되고, MMIC를 설계시 기생적인 패키지 파라메터를 고려할 수 있다면, DSRC를 위한 5.8GHz 대역 LNA/Mixer MMIC를 성공적으로 개발될 수 있을 것으로 사료된다. 끝으로 본 연구를 통해 설계한 자료가 5.8GHz 대역 MMIC의 설계 및 개발에 활용될 수 있을 것으로 기대된다. In this paper, we have optimally designed and implemented the monolithic microwave integrated circuits(MMIC) of the low noise amplifier(LNA) and mixer operating at 5.8GHz band, which are supposed to be used in the receiver front-end(RFE) of on-board equipment(0BE) system of Dedicated Short Range Communication(DSRC) for intelligent transportation system (ITS). The designed circuit has been successfully fabricated with the MMIC process of ETRI based on the 0.5㎛ GaAs MESFET as the active elements, and on the spiral inductors, MIM capacitors and resistors as the passive lumped elements. The chip size was 1.2㎜×1.4㎜. And we have designed and made JIG and the printed circuit board(PCB) in consideration of transmission line in order to measure the performance of the MMICs, which were measured by network analyzer(Anritsu 37397A, HP8757D), noise figure meter(Agilent 8970B) and spectrum analyzer(Agilent 8565EC), and analyzed by comparing them with the designed values. The LNA MMIC consists of 2-stage structure and the self-biasing was employed in all stages, enabling a single supply voltage of DC 3V to be used. The first stage of LNA was designed with the focus on noise matching while the second stage on linearity. The mixer MMIC adopted the dual-gate structure with a kind of cascode type employing common-source self-biasing circuits for a single supply voltage of DC 3V. For the mixer, the RF and the LO center frequencies were chosen to be 5.8GHz and 5.84GHz, respectively. The intermediate frequency (IF) resulted from mixing two signals was 40MHz. The gain of the LNA at center frequency 5.8GHz was measured to be 13.4dB, noise figure(NF) to be 1.94dB, intermodulation distortion(IMD) to be -48.67dBc, input third-order intercept point(IIP3) to be 3dBm, and input return loss(S_(11)) and output return loss(S_(22)) to be -18dB and -13.3dB, respectively. The total consumption current of LNA was 18.6mA, and the actual dimension of the fabricated MMIC was 1.2㎜×0.7㎜, including two active devices, matching circuits, and two drain bias circuits. The conversion gain of the mixer at the LO power of 5dBm is 4dB, noise figure 7.4dB, intermodulation distortion -41.05dBc, input third-order intercept point 4.5dBm, RF input return loss -16dB, LO input return loss -10.3dB, IF output return loss -10.2dB, and LO-to-RF isolation and LO-to-IF isolation is -26.8dB and -31dB, respectively. The total consumption current of the mixer was 5.58mA, and the actual dimension of the fabricated circuit was 1.2㎜× 0.7㎜, including two active devices, matching circuits, and DC bias circuits. The MMIC integrated with LNA and Mixer together produced good performance in terms of NF, IMD, IIP3, port-to-port isolations. From these results, it has been confirmed that MMIC implementation based on GaAs MESFET of RF devices operating at 5.8GHz-band was successful. However, the performance of the MMICs was found to be slightly degraded due to the influence of the parasitic components associated with the package as well as with the additional inductances originated from bonding wires. Thus, if the MMIC fabrication process is well-controlled, and the parasitic components are considered in the design of the MMIC circuit, it is believed that the LNA/Mixer MMIC operating at 5.8GHz band can be successfully realized.

Ku-Band InP LNA design based on device model optimization

신대호 중앙대학교 대학원 2023 국내석사

이 논문에서는 정의되지 않은 파운드리의 공정 서비스를 설계자에게 정확하게 제공하기 위해서 공정 서비스를 PDK로 변환하는 절차 중 하나인 능동 소자 모델링을 소개한다. 특히, Angelov-GaN model를 사용하여 노이즈 특성에 중점을 두고 LNA용 InP HEMT를 모델링하는 방법을 제안하고 검증하였다. 모델링 연구는 양산 공정을 개발 중인 국내 InP 공정 업체와 연구를 시작하였다. 노이즈 모델에 대한 검증은 Focus의 노이즈 측정장비를 이용했고 모델이 갖는 NF_min과 Gamma_opt 가 측정값과 유사함을 확인하였다. 또한, 모델한 HEMT device로 Ku-band에서 LNA를 설계 후 측정하였다. 모델링된 InP HEMT는 0.8Gm_max (V_d=0.8V, V_g=0V)에서 동작을 목표로 하였으며, 이때 소자의 MAG는 12dB(at 12GHz), NF_min는 0.5dB(at 12GHz)이다. 상용화 된 제품보다 좋은 노이즈 특성을 갖도록 LNA를 설계하였다. 시뮬레이션 결과 이득은 25dB 이상, 잡음 지수는 1.2dB 이하로 나왔고 측정 결과 10GHz~14GHz 대역에서 이득은 25dB 이상, 잡음 지수는 1.2dB 이하를 실제로 얻을 수 있었다. 설계한 값과 유사한 결과를 얻어 Angelov-GaN을 이용한 노이즈 모델 검증을 하였다. 아직 연구 초기 단계라 완벽하지는 않으나 디바이스 모델에 대한 연구가 더욱 발전한다면 국내 화합물 MMIC 파운드리와 국내 5G·6G 산업 발전에 기여할 수 있을 것으로 생각된다. In this paper, active device modeling, one of the procedures for converting process services into PDK (Physical Design Kit), is introduced in order to accurately provide designers with undefined foundry process services. In particular, a method for modeling InP HEMT for LNA was proposed and verified with an emphasis on noise characteristics using the Angelov-GaN model. The reason for using the Angelov-GaN model is that a noise model is possible and it is the most used model in the idustry. The Angelov-GaN model has several methods in the process of matching measured values and model values. The method differs depending on which parameter is used and the value of the parameter at that time. Therefore, when doing a noise model, I would like to suggest the parameters(R_g, L_w, IJ, R_s) and tuning process that should be focused on. We started research with a domestic InP process company that is currently developing a mass production process. The device used for modeling was an InP device with W_g (gate width) = 50um, NF (Number of Fingers) = 2, and L_g (gate length) = 100nm. In addition, modeling was performed between 3 GHz and 30 GHz, which is the most used band for compound semiconductors. For the verification of the noise model, Focus's noise measurement equipment was used, and it was confirmed that the NF_min and Gamma_opt of the model were similar to the measured values. In addition, the noise and gain characteristics of the LNA were confirmed by designing and measuring the LNA in Ku-band with the modeled HEMT device. The modeled InP HEMT targets LNA operation at the 0.8Gm_max point (V_d = 0.8V, V_g = 0V), at which time the device's MAG is 12dB (at 12GHz) and NF_min is 0.5dB (at 12GHz). Compared to currently commercialized products, LNA was designed to have better noise characteristics. As a result of the simulation, the gain was more than 25dB and the noise figure was less than 1.2dB. As a result of the measurement, the gain was more than 25dB and the noise figure was less than 1.2dB in the 10GHz~14GHz band. Results similar to the designed values could be obtained, and the noise model using Angelov-GaN could be verified. It is still in the early stages of research, so it is not perfect, but if the research on the device model is further developed, it is thought that it can contribute to the development of the domestic compound MMIC foundry and the domestic 5G/6G industry.

5.8 GHz 대역 무선 LAN 용 CMOS Cascode LNA 및 Differential LNA 에 관한 연구

김태원 광운대학교 대학원 2008 국내석사

본 논문에서 제안된 Cascode LNA 및 Differential LNA 는 5.8 GHz 대역의 무선 LAN 에 응용 가능한 저잡음증폭기로서 각기 다른 구조를 가진다. Output Port의 Impedance 가 커서 큰 Gain 을 얻을 수 있는 Cascode 구조와 Input Port 와 Output Port 에 Off-Chip Transformer 를 이용해서 설계한 구조이다. Cascode 구조와 Differential 구조 모두 Stability 및 Linearity 를 확보하기위해 Source Degeneration Inductor 를 사용하였으며 Input Port 의 Gate 와 Source 사이에 Capacitor Cex 를 삽입하여 전련손실을 줄일수 있었다. 두 가지 Type 의 LNA 모두 TSMC 0.18um RF CMOS 공정을 사용해서 설계 및 제작을 하였다. 모의실험결과 Cascode LNA 의 경우 1.8 V 의 동작전압에서 4.4 mA 의 전류를 소모하였으며 16.5 dB 의 이득과 1.73 dB 의 잡음지수를 나타내었다. Differential LNA 의 경우 1.8V 의 동작전압에서 5.4 mA 의 전류를 소모하였으며 12.6 dB 의 이득과 1.96 dB 의 잡음지수를 확인하였다. 두 가지 모두 Specifications 을 만족 하였다. Differential LNA 의 경우 Cascode LNA 에 비해 보다 많은 전류 전력을 소모하였으며 상대적으로 낮은 Gain 과 높은 Noise Figure 를 나타내었다. 하지만 Linearity 에서는 Differential LNA 가 보다 좋은 성능을 보여주었다. 이러한 결과가 SoC 로 제작할 수 있는 가능성을 제시 하였다 The linearity performance requirement becomes more critical in modern RF communication system. Therefore LNA (Low Noise Amplifier) is one of the important parts. In this study, cascode LNA and differential LNA with designed in the range of the 5.8 GHz wireless LAN using 0.18 um RF CMOS technology. The performance results between cascode LNA and differential LNA are compared. The cascode LNA had 16.5 dB of gain and 1.73 dB of noise figure, consumed 4.4 mA of current with 1.8V supply Voltage. The differential LNA had 12.6 dB of gain and 1.96 dB of noise figure, consumed 5.4 mA of current with 1.8V supply voltage.

2.4 GHz ZigBee 응용을 위한 CMOS LNA 설계 최적화

조인신 한밭大學校 情報通信專門大學院 2007 국내석사

본 논문에서는 2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA 설계에 대하여 두 가지 방법과 결과를 소개하고 최적화 방안을 제시하였다. 첫째는 ZigBee가 요구하는 저전력 소모를 만족하기 위해서 전류 재사용 기법을 이용한 LNA 구조를 채택하여 특성을 확인하였다. Cadence Spectre를 이용하여 모의실험 해 본 결과, 전류 재사용 구조는 저전력 소모를 하고 비교적 낮은 잡음 지수를 가지는 것을 확인할 수 있었으며 기존에 발표된 ZigBee 응용을 위한 LNA에 비해 40 % 이상 전력 소모를 감소시킬 수 있음을 알 수 있었다. 하지만 저전력 소모를 하기 위해 선형 특성이 저하되는 결과를 보였다. 둘째로는, LNA 특성들의 트레이드-오프 관계를 고려하여 전력 소모와 이득, 잡음 지수, 선형 특성을 최적화하기 위한 구조를 제시하고 모의실험을 통하여 분석하였다. 그 결과 전류 재사용 기법을 사용한 LNA보다 전류 소모는 9.4 % 높지만 최적화를 통하여 주어진 설계 사양을 모두 만족하는 결과를 얻을 수 있었다. In this paper, two approaches of low-power CMOS LNA design for 2.4 GHz ZigBee applications and the optimization procedures are presented. In the first approach, a current-reuse technique is adopted to the architecture of LNA to satisfy low-power dissipation required in the ZigBee standards. The simulation results using Cadence Spectre show that current-reuse architecture has low-power dissipation and low noise figure. By analysis of the designed LNA, it was found that the use of the current-reuse technique leads to 40 % decrease of power dissipation, while linearity characteristics are deteriorated. In the second approach, various design parameters such as power dissipation, gain, noise figure and linearity characteristics are optimized considering trade-off relationships. Simulation results of the optimized LNA are satisfied with all of the design specifications while the power dissipation is only 9.4 % higher than that of current-reuse architecture.

잡음제거 기법을 이용한 3-5 GHz UWB 수신기 Front-End 설계

김주엽 광운대학교 대학원 2011 국내석사

본 논문에서는 3~5 GHz 주파수 대역의 impulse-radio ultra-wideband (IR-UWB)수신단 front-end 설계를 제안하였다. IR-UWB 수신기는 low-noise amplifier (LNA), single-to-differential converter (S2D) 및 mixer로 구성되었으며, 0.18m CMOS 기술을 이용하여 on-chip 수신기로서 구현되었다. UWB LNA는 noise-canceling LNA로서, 메인 증폭단과 noise-canceling 단으로 구성되어 잡음 특성을 향상시켰다. 광대역 입력 정합을 위해 common-gate (CG) 구조를 사용하여 전력 정합과 잡음 정합을 하였다. 또한 S2D회로를 추가하여 passive balun과 같은 큰 소자를 사용하지 않아 chip의 면적을 줄일 수 있었다. 시뮬레이션 결과 single-to-differential UWB LNA는 입력 반사계수 10 dB이하, 11~14 dB의 전압 이득, 그리고 잡음 특성은 3.4 dB이하의 특성을 나타내었다. 다음 단의 down-conversion mixer는 current bleeding을 이용하여 direct conversion에서 중요시 되는 flicker noise 크기를 낮추었고, 또한 변환이득이 높도록 설계되었다. 설계된 UWB front-end 회로는 전체 전압이득이 28~32 dB의 특성을 나타내었다. 잡음 특성은 IF 주파수 200 MHz에서 3.3 dB 이하의 시뮬레이션 결과를 나타내었다. 동작 전압은 1.8 V이며 전류는 전체 15 mA가 소모되었다. 시뮬레이션 및 layout은 TowerJazz CMOS 0.18m 공정을 이용하였다. In this thesis, a design of the front-end of a 3-5 GHz impulse-radio (IR)-ultrawideband (UWB) receiver is presented. The IR-UWB receiver is composed of a low-noise amplifier (LNA), a single-to-differential converter (S2D), and a mixer. The on-chip receiver is implemented using 0.18m CMOS technology. For the UWB LNA to be designed with a noise-canceling technique, it consists of a main amplifier and a noise-canceling stage. The LNA uses common-gate (CG) topology for wideband input matching and noise matching simultaneously. By using the S2D circuit, it is possible to get high voltage gain and to reduce the chip area because there is no passive balun like transformers. The simulation results of the single-to-differential UWB LNA are as follows: input return loss is less than 10 dB, voltage gain is 11-14 dB, and the noise figure is less than 3.4 dB. Following the LNA, the next stage down-conversion mixer uses a current bleeding technique. By using the current bleeding technique, the mixer has an improved flicker noise characteristic as well as a high voltage gain. The voltage conversion gain of the front-end circuits 28-32 dB. The overall noise figure is less than 3.3 dB at intermediate frequency of 200 MHz. The supply voltage is 1.8V and the total current consumption is 15 mA. The UWB front-end circuit has been designed by TowerJazz CMOS 0.18m process.