Cl2-based neutral beam system을 이용한 silicon-on-insulator 웨이퍼의 표면조도 향상에 關한 硏究 = Improvement of surface roughness in silicon-on-insulator wafer fabrication using Cl2-based neutral beam etching system

국문 초록 (Abstract)

반도체 산업에서 nano-scale device 또는 ultra-large-scale integration (ULSI) device를 제조함에 있어서 SOI (silicon on insulator) 구조를 이용한 기술은 빠른 성장세를 보이고 있다. High speed, high packing density, immunity from latch up, low power dissipation 그리고 high resistance to ionizing radiation 같은 장점을 가진 high quality의 SOI wafer를 제작하기 위해서 많은 노력이 이루어지고 있으며 특히 carrier의 이동도 향상을 위한 표면조도 개선이 중요하게 다루어지고 있다. 표면의 거칠기와 형태를 atomic scale로 향상시키기 위해서 고안된 일련의 방법들은 긴 공정시간과 정확한 두께조절의 신뢰성 부재와 같은 문제점을 안고 있다. 이에 따라 물리적, 전기적 손상이 없으면서 표면 거칠기 향상을 극대화 시키고 정확한 두께조절을 이루어 낼 수 있다면 nano scale의 소자를 제작함에 있어서 이전보다 확연히 향상된 소자특성을 볼 수 있을 것이다.
따라서 본 연구에서는 SOI wafer의 roughness를 향상시키기 위해 이전에 시도 되었던 것들보다 진보된 방법인 Low-Angle Forward-Reflected Neutral Beam Etching을 이용한 방법을 적용하였고 최고의 etch rate을 찾기 위하여 source power를 300 W로 고정시킨 상태에서 가스 유량을 변화시켜 15 sccm에서 고밀도 플라즈마를 얻을 수 있었고 그에 따라 빔 에너지를 100 eV – 500 eV로 변화시켰을 때 500 eV에서 가장 높은 etch rate을 얻을 수 있었다. 또한 etch rate이 커짐에 따라서 표면의 조도 향상에 있어서도 가장 두드러진 효과를 얻을 수 있었다.
이러한 중성빔과 이온빔 에칭 시스템으로 SOI를 식각한 뒤 HR-TEM으로 물리적 손상에 대한 영향을 관찰해 보았다. Reference SOI의 경우 정상적인 Si 격자의 형상을 띄고 있었으며 중성빔 500 eV로 2분 30초를 식각하였을 경우에도 물리적 손상은 발생하지 않았다. 하지만 이온빔 500 eV로 1분 10초를 식각한 결과는 극 표면 층에서 물리적 손상이 발생하여 격자의 변화가 있었음을 확인할 수 있었다.
이 결과는 각각의 샘플을 NMOSFET으로 만든 소자에 있어서도 그대로 반영되어 probe station을 통해 transfer curve를 측정하여 carrier mobility를 측정한 결과 또한 중성빔으로 식각을 진행한 경우가 이온빔의 경우보다 2배 정도 빠른 mobility를 나타내었다.
위와 같은 결과를 통하여 차세대 반도체에서 쓰여질 ultra thin body SOI 웨이퍼의 top silicon layer 두께조절과 표면조도 향상을 중성빔을 통하여 이루어내어 더욱더 질 높은 소자 특성의 향상을 이룩할 수 있을 것으로 사료된다.

다국어 초록 (Multilingual Abstract)

For the next generation silicon substrates applied to nano-scale semiconductor devices, silicon-on-insulator (SOI) wafer is known to be one of the outstanding candidates because of the advantages such as high speed, high packing density, immunity from latch-up, low
power dissipation, high resistance to ionizing radiation, etc.
For the SOI wafer, the surface roughness of SOI wafer is very important because it can change the physical and chemical properties of the top silicon layer of the SOI wafer. Many approaches have been attempted to reduce the surface roughness of the SOI wafer by chemical mechanical polishing, high temperature annealing, wet etching, etc. but these methods are known to have some problems such as long processing time, reliability of exact thickness control, etc.
In this study SOI wafers were etched by a chlorine neutral beam obtained by the low angle forward reflection of an ion beam and the surface roughness of the etched wafers was compared with that of the SOI wafers etched by a chlorine ion beam. The result showed that the surface roughness of the SOI wafer etched by the chlorine neutral beam was significantly improved compared to that etched by the chlorine ion beam. By etching about 190nm silicon of about 270nmthick top silicon layer of SOI wafer using the chlorine neutral beam, the rms surface roughness lower than 1.5 Å could be obtained with the etch rate of about 750 Å /min while that etched by the chlorine ion beam showed the rms surface roughness higher than 2.5 Å.
The induced defects in the surface area of the SOI wafer by the ion beam and neutral beam were observed by high-resolution transmission-electron-microscopy(HR-TEM). An atomic force microscopy(AFM) was employed to measure and evaluated the surface roughness of the SOI wafer before and after the etching process, respectively. Finally we make the n-type MOSFET then confirm the mobility of SOI etched by neutral beam compare to ion beam.

목차 (Table of Contents)

• 1. 서론 1
• 2. 이론적배경 6
• 2.1 플라즈마 공정 중 일어날 수 있는 현상 6
• 2.1.1 플라즈마 식각 공정 중 electrical damage 6
• 2.1.2 플라즈마 식각 공정 중 physical damage 7
• 2.1.3 이온과 전자의 속도 분포 8
• 2.1.4 Sputter yield 10
• 2.2 MOSFET에서 일어날 수 있는 현상 13
• 2.2.1 Surface scattering 13
• 2.2.2 Latch up 15
• 2.2.3 Parastic capacitance 16
• 2.2.4 Soft error 17
• 2.3 중성빔 형성 원리와 소스 형태 18
• 2.3.1 Gas dynamics (Hyperthermal neutral beam) 18
• 2.3.2 Ion-neutral charge exchange collision 20
• 2.3.3 Ion-electron neutralization (surface neutralization or space charge neutralization) 22
• 2.4 실험에 사용된 중성빔 소스 25
• 2.4.1 개선된 형태의 중성빔 소스 25
• 2.4.2 Ion-surface neutralization 원리 및 에너지 27
• 2.4.3 Surface charge exchange collision에서의 에너지 손실 32
• 3. 실험방법 36
• 3.1 연구에 사용된 개선된 중성빔 식각 장치 (low angle forward reflected neutral beam etching appratus) 36
• 3.2 개선된 중성빔 소스의 플라즈마 진단 39
• 3.3 SOI wafer의 top Si layer 식각 및 특성 관찰 40
• 4. 실험 결과 및 고찰 42
• 4.1 개선된 중성빔 소스의 플라즈마 밀도 분석 42
• 4.2 중성빔을 이용한 SOI 표면조도 향상에 관한 연구 44
• 4.2.1 초기 분리된 웨이퍼를 통한 식각률 측정 50
• 4.2.2 AFM을 이용한 표면조도 분석 52
• 4.2.3 TEM을 이용한 top silicon layer의 damage 분석 55
• 4.2.4 Etching mechanism 58
• 5. 결론 63
• 참고문헌 65
• ABSTRACT 69