http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
김준혁(Jun-Hyeok Kim),최민재(Min-Jae Choi),김정범(Jeong-Beom Kim) 한국정보기술학회 2018 Proceedings of KIIT Conference Vol.2018 No.11
최근 SoC (System on Chip) 및 SiP (System in Package) 기술의 발전으로 대량의 데이터를 보다 신속하게 처리하기 위한 인터페이스가 요구되고 있다. 대량의 데이터는 다양한 전송 방법을 가지고 있는데, 가장 고전적인 방법은 병렬 데이터 전송 방법이다. 하지만 IC의 고집적화에 따라, 병렬 데이터 전송 시스템은 누화(cross-talk), 클록 왜곡(clock-skew) 등 문제점이 다수 발생한다. 직렬화기(Serializer)는 이를 해결하기 위한 시스템 중 하나이며 가장 기본적인 직렬화기는 2비트 직렬화기를 계단식으로 연결하여 구현한다. 이러한 변환방법은 비트 수가 늘어날수록 지연시간이 늘어나는 치명적인 단점이 존재한다. 본 논문에서는 직렬화기의 기존 계단식 배치 설계 방식에서 병렬식 배치 설계 방식을 통한 문제 해결 및 고성능 직렬화기를 제안한다. Recently, Advances in SoC (System on Chip) and SiP (System in Package) technologies require interfaces to process large amounts of data more quickly. Large amounts of data have various methods of transmission, the most classic method of transferring parallel data. However, due to the IC`s stubbornness, parallel data transmission systems are subject to many problems, such as a cross-talk and clock-skew. A serializer is one of the systems to address this, and the most basic serializer is implemented by cascading two-bit serializers. This transformation has the fatal disadvantage of increasing the number of bits, which increases the delay. This paper proposes problem solving and high performance serialization through parallel layout design in the existing cascaded layout design method of serializers.