http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : Chae Sooik (검색결과 3 건)
- 무료
- 기관 내 무료
- 유료
-
최승민,채수익,Choi Seungmin,Chae Sooik 대한전자공학회 2005 電子工學會論文誌-SD (Semiconductor and devices) Vol.42 No.5
This paper describes a new approach for the operating system level power management to reduce the energy consumed in the IO devices in a robot platform, which provides various functions such as navigation, multimedia application, and wireless communication. The policy proposed in the paper, which was named the Energy-Aware Job Schedule (EAJS), rearranges the jobs scattered so that the idle periods of the devices are clustered into a time period and the devices are shut down during their idle period. The EAJS selects a schedule that consumes the minimum energyamong the schedules that satisfy the buffer and time constraints. Note that the burst job execution needs a larger memory buffer and causes a longer time delay from generating the job request until to finishing it. A prototype of the EAJS is implemented on the Linux kernel that manages the robot system. The experiment results show that a maximum $44\%$ power saving on a DSP and a wireless LAN card can be obtained with the EAJS. 본 논문에서는 가정용 로봇에 적용 할 수 있는 운영체제 수준의 동적 전력 관리 기법인 EAJS(Energy-Aware Job Scheduler)를 제안한다. EAJS는 workload가 일정하지 않은 IO 장치를 사용하는 job들을 스케줄하여 장치의 idle주기를 가능하면 연속적이게 만든 후, 장치를 shutdown 시켜서 에너지 소모를 줄이는 능동적인 저전력 스케줄러이다. EAJS는 기존의 저전력 스케줄러와 달리, IO 장치를 사용하는 job의 workload, job의 buffering에 사용 가능한 메모리의 크기, buffering으로 인해 발생하는 시간 지연 등을 동시에 고려하여 job을 스케줄 하기 때문에, 에너지를 절약하면서도 시스템의 성능 저하를 최소화 할 수 있다. EAJS의 prototype을 본 연구에서 개발한 가정용 로봇인 AFM(Autonomous Family Machine)에 구현하였으며, H.263 인코더를 수행시키는 실험을 통해 무선랜과 DSP의 에너지 소모가 최대 $44\%$ 가량 줄어듬을 확인 하였다.
-
A Hybrid Verification Methodology for SoCBase-DE Design Flow
Jinhyun Cho,Doowon Lee,Sanggyu Park,Sooik Chae 대한전자공학회 2007 ITC-CSCC :International Technical Conference on Ci Vol.2007 No.7
This paper explains an efficient hybrid verification methodology for SoCBase-DE design flow. In the design flow, designer captures a TLM for a circuit, which separates computation and communication, and composes its communication part only with communication templates in the library. We preverified each communication template by applying formal verification to it. In contrast, we apply several SystemVerilog-based verification methods for each computation block that is designed manually. With this hybrid verification method, we obtain higer function coverage and achieve a higher confidence level, compared to the conventional conformance test. Furthermore, we can improve verification productivity by detecting the bugs at an earlier stage of design.
-
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
