http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
李洙勳 한국사회과학 연구협의회 1999 社會科學論評 Vol.- No.18
1999년 7월, 정확하게 1년반 만에 경제위기와 “IMF신탁통치”가 언제 있었느냐는 듯이 한국사회는 옛날로 돌아온 것같은 분위기가 역력하다. 6월초 재정경제원은 공식보고서를 통해 김대중대통령당선자가 ‘국민과의 대화’에서 약속한 바대로 1년반만에 “IMF를 졸업” 했다면서 그 증거로 외환보유고, 환율, 국제수지, 금리, 물가, 소비, 대외신인도 등등 “환란” 당시 문제가 되었던 모든 경제 지표들이 양호함을 보이고 있다는 점을 제시했다. 지난해 마이너스 5.8퍼센트로 급락했던 성장률도 급잔전하여 금년에는 7퍼센트를 넘어설 것으로 KDI가 예측하고 있다 (매일경제, 1999년 7월 16일). 증사는 달아올라 종합주가지수가 1,000포인트를 상회하고, 돈을 향한 질주와 그 향유가 1980년대말 대규모 흑자 시기를 연상시키기에 족하다. 한 단면으로, 공항은 다시 해외 여행객으로 분비고 좌석을 구하지 못해 아우성이라고 신문들이 전하고 있다.
9-bit 500-MS/s Pipelined SAR ADC using Dynamic Amplifier with Background Calibration
이수훈,김현식,김진태 한국과학기술원 반도체설계교육센터 2023 IDEC Journal of Integrated Circuits and Systems Vol.9 No.3
This paper presents a 9-bit 4-stage pipelined successive-approximation-register (SAR) analog-to-digital converter (ADC) using a dynamic amplifier with a background inter-stage gain calibration technique, which resolves the capacitor digital-to-analog converter (CDAC) mismatch of the first stage and the gain errors caused by process, voltage, and temperature (PVT) variations. The increase of residue voltage caused by the two paired offset comparators used for calibration is reduced by the dither injection of the 1st-stage CDAC. The ADC is designed as 3b+3b+3b+3b for each stage and has 3-bit redundancy. The proposed ADC in this paper is fabricated in a 28 nm CMOS process, occupies an area of approximately 0.02 mm2, and only consumes 11 mW of power. Furthermore, the SNDR of the ADC is 48.37 dB when measured at a sampling rate of 241.37 MHz, which is the Nyquist rate for this ADC.