히스토그램 변환기법을 이용한 디지털 홀로그램의 잡음제거 알고리듬

최현준,서영호,김동욱,Choi, Hyun-Jun,Seo, Young-Ho,Kim, Dong-Wook 한국정보통신학회 2008 한국정보통신학회논문지 Vol.12 No.4

본 논문에서는 디지털 홀로그램의 획득 및 전송과정에서 발생하는 잡음을 효율적으로 제거하는 알고리듬을 제안한다. 제안한 알고리듬은 디지털 홀로그램을 DCT(Discrete Cosine Transform)하여 주파수영역으로 변환한 후 객체영역과 배경영역으로 분리한다. 이 후, 객체영역은 히스토그램 변환기법을 적용하고 배경영역은 '0'으로 치환하였다. 제안한 알고리듬을 적용한 결과 PSNR이 6dB이상 향상되었다. In this paper, we propose an efficient noise reduction algorithm for digital hologram during acquisition and transmission. The proposed algorithm segment a digital hologram with object region and background region after DCT. Then, we adopt a histogram transition method for object region and zero-value change method for background region. The experimental results show that our algorithm has beuer performance than a natural image denoising algorithm.

깊이정보 콘텐츠 보안을 위한 이산 웨이블릿 변환 영역에서의 암호화 기술

최현준,Choi, Hyun-Jun 한국정보통신학회 2013 한국정보통신학회논문지 Vol.17 No.5

디지털 영상 콘텐츠의 사용이 급증함에 따라 유료 및 비밀유지를 필요로 하는 영상 데이터에 대한 보안문제가 크게 대두되고 있다. 본 논문에서는 깊이정보 영상 콘텐츠를 숨기기 위한 암호화 방식을 제안한다. 이 방식은 웨이블릿 영역에서 주파수 계수들을 대상으로 수행이 된다. 이 방식은 웨이블릿 변환의 레벨과 임계치를 선택함으로써 다양한 강도로 암호화가 가능하다. 실험결과 전체 데이터 중에서 0.048%의 데이터만을 암호화하더라도 원본 깊이 정보 영상의 정보를 확인할 수 없었다. 본 논문에서 제안한 암호화 알고리즘은 암호화 혹은 영상처리 분야의 연구자들에게 하나의 지표가 될 것으로 생각된다. As the usage of digital image contents increase, a security problem for the payed image data or the ones requiring confidentiality is raised. This paper propose a depth-map image contents encryption methodology to hide the depth information. This method is performed on the frequency coefficients in the Wavelet domain. This method, by selecting the level and threshold value for the wavelet transform, encryption at various strengths are possible. The experimental results showed that encrypting only 0.048% of the entire data was enough to hide the constants of the depth-map. The encryption algorithm expected to be used effectively on the researches on encryption and others for image processing.

Fresnel 변환영역에서 디지털 홀로그램의 주파수 특성분석

최현준,서영호,김동욱,Choi, Hyun-Jun,Seo, Young-Ho,Kim, Dong-Wook 한국정보통신학회 2012 한국정보통신학회논문지 Vol.16 No.7

컴퓨터 생성 홀로그램을 통해 생성된 디지털 홀로그램은 그 데이터량이 방대하기 때문에 저장, 전송 및 처리를 위해서는 데이터량을 줄일 필요성이 있다. 하나의 객체를 나타내기 위한 디지털 홀로그램의 데이터량을 줄이는 가장 효율적인 방법은 부호화를 수행하는 것이다. 본 논문에서는 효율적인 부호화를 위해 디지털 홀로그램을 Fresnel 변환을 도입하여 주파수 영역에서 분석하였다. 이 분석결과는 추후 디지털 홀로그램을 위한 부호화 기술의 개발 시 중요한 데이터가 될 것이다. Since digital hologram includes an amount of data as can be seen at the process of digitization, it is necessary that the data representing digital hologram is reduced for storing, transmission, and processing. As the efforts that are to handle hologram with a type of digital information have been increased, various methods to compress digital hologram called by fringe pattern are groped. Suitable proposal is encoding of digital hologram. This paper analyzed the properties of digital hologram using tools of frequency transform, assuming that a generated digital hologram is a 2D image by introducing Fresnel Transform. The analysis results of digital hologram to be proposed in this paper are being expected to be used as the core techniques for an encoding of digital hologram.

블록암호화 알고리듬 KASUMI의 하드웨어 설계 및 응용

최현준,서영호,문성식,김동욱,Choi, Hyun-Jun,Seo, Young-Ho,Moon, Sung-Sik,Kim, Dong-Wook 한국정보통신학회 2011 한국정보통신학회논문지 Vol.15 No.1

In this paper, we are implemented the kasumi cipher algorithm by hardware. In this work, kasumi was designed technology-independently for application such as ASIC or core-based design. The hardware is implemented to be able to calculate both confidentiality and integrity algorithm, and a pipelined KASUMI hardware is used for a core operator to achieve high operation frequency. The proposed block cipher was mapped into EPXA10F1020C1 from Altera and used 22% of Logic Element (LE) and 10% of memory element. The result from implementing in hardware (FPGA) could operate stably in 36.35MHz. Accordingly, the implemented hardware are expected to be effectively used as a good solution for the end-to-end security which is considered as one of the important problems. 본 논문에서는 KASUMI 암호화 알고리즘을 하드웨어로 구현하였다. 이는 ASIC이나 코어-기반 설계와 같은 여러 응용분야에 적합하도록 범용적으로 구현하였다. 또한 기밀성 알고리즘과 무결성 알고리즘을 모두 수행할 수 있도록 설계하였으며, 파이프라인 구조를 사용하여 높은 동작 주파수에서도 구동될 수 있도록 하였다. 본 논문에서 설계한 하드웨어를 Altera사의 EPXA10F1020C1을 타겟으로 구현한 결과 최대 동작 주파수 36.35MHz에서 안정적으로 동작함을 확인하였다. 따라서 구현된 하드웨어는 현재 중요한 문제로 대두되고 있는 종단간(end-to-end) 보안에 대한 좋은 해결책으로 유용하게 사용될 수 있을 것으로 생각된다.

깊이정보의 변환 및 합성 기법을 이용한 디지털 홀로그래픽 콘텐츠 저작

최현준,서영호,김동욱,Choi, Hyun-Jun,Seo, Young-Ho,Kim, Dong-Wook 한국정보통신학회 2013 한국정보통신학회논문지 Vol.17 No.4

최근 완전한 3차원 입체시를 구현하는 홀로그램에 대한 연구가 활발해지고 있으나, 홀로그램은 생성 비용이 많이 들어 콘텐츠의 확보가 어려운 단점을 갖고 있다. 이에 본 논문에서는 생성된 디지털 홀로그램 콘텐츠를 저작하여 새로운 디지털 홀로그램 콘텐츠를 확보하는 방법을 제시한다. 이 방법은 깊이정보를 조작하거나 합성하여 새로운 디지털 홀로그램 콘텐츠를 저작하는 방법이다. 제안한 방법을 검증하기 위해 여러 종류의 깊이정보를 조작하여 위치와 거리를 변경하고, 이를 컴퓨터-생성 홀로그램으로 만든 후 복원한 결과 조작한 위치와 거리에 정확히 물체상이 복원되는 것을 확인하였다. Recently, research on hologram, which can realize perfect 3-dimensional imaging, becomes more active. But hologram has the defect that it costs a lot in generation. Thus, this paper proposes a method to generate a new digital hologram contents by manipulating the existing digital hologram contents. That is, this paper proposes the method to manipulating the digital hologram contents by manipulating and/or synthesizing the depth information to get a new digital hologram contents. The proposed methods have been experimented with various depth informations and digital hologram contents. For each kind of depth information, it has been manipulated for its position and distance. The result was converted to a digital hologram by the computer-generated hologram method and the resulting hologram was reconstructed.

DWT 계수의 트리구조를 이용한 네트워크-적응적 JPEG2000 컨텍스트 추출방법

최현준,서영호,김동욱,Choi Hyun-Jun,Seo Young-Ho,Kim Dong-Wook 한국통신학회 2005 韓國通信學會論文誌 Vol.30 No.9C

In EBCOT, the context extraction process takes excessive calculation time and this paper proposed a method to reduce this calculation time. That is, if a coefficient is less than a pre-defined threshold value the coefficient and its descendents skip the context extraction process. There is a trade-off relationship between the calculation time and the image quality or the amount of output data such that as this threshold value increases, the calculation time and the amount of output data decreases, but the image degradation increases. Therefore, by deciding this threshold value according to the network environments or conditions, it is possible to establish a network-adaptive context extraction method. The experimental results showed that the range of the threshold values for acceptable image quality(better than 30dB) is from 0 to 4. The experimental results showed that in this range the Resulting reduction rate in calculation time was from $3\%\;to\;64\%$ in average, the reduction rate in output data was from $32\%$ to $73\%$ in average, which means that large reduction in calculation time and output data can be obtained with a cost of an acceptable image quality degradation. Therefore, the proposed method is expected to be used efficiently in the application area such as the real-time image/video data communication in wireless environments, etc. 본 논문에서는 JPEG2000의 EBCOT에서 과다한 연산량을 요구하는 컨텍스트 추출과정의 연산량을 감소시키는 방법을 제안하였다. 이 방법은 웨이블릿 변환의 특성인 계수들의 트리구조와 그 계수들의 상관도를 이용하여 특정 임계값을 설정하고 그 임계값보다 작은 계수와 그 자손계수들은 컨텍스트 추출과정을 거치지 않게 하는 것이다. 이 임계값이 증가함에 따라 컨텍스트 추출을 위한 연산량과 출력 데이터양이 줄어드나 화질의 열화가 심해지는 연산량과 화질 또는 데이터량간의 상보적 관계가 성립된다. 따라서 이 임계값을 네트워크의 환경 또는 조건에 따라 설정하면 네트워크에 적응적으로 수행할 수 있는 컨텍스트 추출방법이 가능하다. 이 방법을 실험한 결과 수용할 만한 화질의 범위(30dB 이상)의 임계값은 0에서 4사이이었으며, 이 범위에서 연산량은 평균 $3\%$에서 $64\%$를 감소할 수 있고, 출력데이터는 평균 $32\%$에서 $73\%$의 감소율을 보여 수용할 만한 화질의 열화를 대가로 상당한 연산량 감소와 데이터량 감소를 얻을 수 있을 것으로 판단된다. 따라서 제안한 방법은 무선 환경에서 영상/비디오 데이터의 실시간 통신 등에 매우 유용하게 사용될 것으로 기대된다.

3차원 카오스 캣맵을 이용한 JPEG2000 영상의 암호화 기술

최현준,김수민,서영호,김동욱,Choi, Hyun-Jun,Kim, Soo-Min,Seo, Young-Ho,Kim, Dong-Wook 대한전자공학회 2005 電子工學會論文誌-SP (Signal processing) Vol.42 No.5

본 논문에서는 JPEG2000 표준에서 주파수 변환기법으로 채택된 이산 웨이블릿 변환을 기반으로 영상의 부분 데이터만을 암호화하여 계산량을 줄이는 방법을 제안하였다. 또한 계산량이 많은 암호화 알고리즘 대신 비교적 계산량이 적은 캣맵(cat mad)과 카오스 시스템을 이용함으로써 계산량을 더욱 감소시켰다. 이 방법은 영상의 압축비를 유지하기 위해서 양자화와 엔트로피 코딩 사이에서 암호화를 수행하며, 부대역의 선택과 카오스 시스템을 이용한 무작위 변환방법을 사용한다. 영상에 대한 실험방법은 우선 암호화할 부대역을 선택하여 영상데이터를 3차원 블록으로 만든 후 캣맵에 의해 3차원으로 영상의 픽셀값을 교환 하는 방법과 캣맵에 의해 암호화된 부대역을 카오스 시스템을 이용하여 모듈러 연산에 의해 암호화하였다. 또한, JPEG2000의 점진적 전송(Progressive transmission)에 적합하게 암호화하기 위해서 비트 평면을 선택하여 암호화하였다. 제안한 방법을 소프트웨어로 구현하여 500개의 영상을 대상으로 실험한 결과 원 영상 데이터를 부분적으로 암호화함으로써 원 영상을 인식할 수 없을 정도의 암호화효과를 얻을 수 있었다. 본 논문에서는 여러 방식을 제안하였으며, 이들의 암호화 수행시간과 암호화 효율 사이에는 상보적인 관계가 있음을 보여, 적용분야에 따라 선택적으로 사용할 수 있음을 보였다. In this paper, we proposed the image hiding method which decreases calculation amount by encrypt partial data using discrete wavelet transform(DWT) and linear scale quantization which were adopted as the main technique for frequency transform in JPEG2000 standard. Also we used the chaotic system and cat map which has smaller calculation amount than other encryption algorithms and then dramatically decreased calculation amount. This method operates encryption process between quantization and entropy coding for preserving compression ratio of images and uses the subband selection method. Also, suggested encryption method to JPEG2000 progressive transmission. The experiments have been performed with the Proposed methods implemented in software for about 500 images. Consequently, we are sure that the proposed is efficient image encryption methods to acquire the high encryption effect with small amount of encryption. It has been shown that there exits a relation of trade-off between the execution time and the effect of the encryption. It means that the proposed methods can be selectively used according to the application areas.

고성능 디스플레이 변환기의 FPGA 설계

최현준,서영호,김동욱,Choi, Hyun-Jun,Seo, Young-Ho,Kim, Dong-Wook 한국정보통신학회 2010 한국정보통신학회논문지 Vol.14 No.8

본 논문에서는 4개의 기능 블록들로 구성된 디스플레이 변환기의 구조를 제안하였다. 디스플레이 변환기의 4개의 기능 블록들은 각각 color space converter, de-interlacer, video display scaler, gamma corrector 등이다. 제안한 구조들은 실제 하드웨어로 구현한 후 정확한 동작을 검증하였다. 구현된 디스플레이 변환기는 Altera 사의 Stratix 디바이스에서 7,629개의 LUT, 6,800개의 Logic Register를 사용하였고, 최대 270 MHz에서 동작이 가능하였다. In this paper, we propose the hardware architecture of a display converter which is consisted of four functional blocks. The four functional blocks consists of a set of color space converter, de-interacer, video display scaler, and gamma corrector. After the proposed architecture was implemented into hardware, we verified that it operated exactly. The designed hardware has 7,629 LUT and 6,800 Logic Register in Stratix device of Altera and operates in 270 MHz clock frequency.

실내 다짐시험을 통한 유기물 함량에 따른 저온 다짐 특성 분석

최현준,김세원,이승주,박현태,최항석,김영석,Choi, Hyun-Jun,Kim, Sewon,Lee, Seungjoo,Park, Hyeontae,Choi, Hangseok,Kim, YoungSeok 한국지반공학회 2024 한국지반공학회논문집 Vol.40 No.3

저온 다짐의 경우 간극수 동결이 발생되어 상온에서의 다짐 특성과 상이한 양상이 발생된다. 특히, 캐나다 알버타주와 같이 유기질토가 많이 분포되어 있는 지역에서는 보수성과 압축성이 크고 동결·융해에 민감한 유기질토의 특성에 따라 유기물 함량이 다짐 성능에 주요한 영향을 미친다. 알버타주는 환경규제로 인하여 굴착토를 활용하여 되메움을 수행해야 하며 고위도에 위치하는 지리적인 특성으로 동절기가 길어 건설공사를 진행하기에 불리한 조건을 가지고 있다. 본 논문에서는 유기질토의 유기질 함량에 따른 저온 다짐 특성을 평가하기 위하여 실내 다짐시험을 수행하였다. 실험 결과, 유기질 함량이 증가할수록 최적함수비가 증가하였고 최대건조단위중량이 최대 21.9% 만큼 감소되었다. 또한, -4℃ 이하의 온도조건에서는 최적함수비가 나타나지 않고 함수비가 증가할수록 건조단위중량이 감소하는 것으로 분석되었다. Pore water freezes in low-temperature compaction, which leads to different compaction characteristics compared to room temperature conditions. In regions like Alberta, Canada, where organic soils are prevalent, compaction performance is influenced by the high water retention and compressibility of organic soils, as well as their sensitivity to freezing and thawing. Alberta's strict environmental regulations demand the reuse of excavated soil for backfill, and the long winter season creates challenging conditions for civil engineering projects. In this study, a laboratory compaction test was conducted to evaluate the low-temperature compaction characteristics of organic soils with varying organic content. The results indicate that the optimum moisture content increases as the organic content increases, and the maximum dry unit weight decreases by up to 21.9%. In addition, under temperature conditions below -4℃, no optimum moisture content was observed, and the dry unit weight decreased as the moisture content increased.

다중 마스터를 위한 고성능의 범용 메모리 제어기의 구조

최현준,서영호,김동욱,Choi, Hyun-Jun,Seo, Young-Ho,Kim, Dong-Wook 한국정보통신학회 2011 한국정보통신학회논문지 Vol.15 No.1

본 논문은 비디오 처리를 위한 SoC 내에서 다수 개의 프로세싱 블록(마스터)들을 처리할 수 있는 고성능의 메모리 제어기를 설계하였다. 메모리 제어기는 마스터 중재기에 의해 중재되며 이것은 메모리 접근을 요구하는 마스터들의 요구 신호를 받아 데이터를 전송하는 역할을 해주게 된다. 구현된 메모리 제어기는 마스터 선택기, 마스터 중 재기, 메모리 신호 생성기, 명령어 디코더, 데이터 버스, 그리고 메모리 신호 생성기로 구성된다. 제안한 메모리 제어기는 VHDL을 이용하여 설계하였고, 삼성의 메모리 모델을 이용하여 동작을 검증하였다. FPGA 합성 및 검증을 위해서는 ATERA사의 Quartus II를 이용하였고, 구현된 하드웨어는 Cyclone II 칩을 사용하였다. 시뮬레이션을 위해서는 Cadence사의 ModelSim을 이용하였고, FPGA 환경에서 174.28MHz의 주파수로 동작하여, SDRAM의 규격을 모두 만족할 수 있었다. In this paper, we implemented a high-performence memory controller which can accommodate processing blocks(multiple masters) in SoC for video signal processing. The memory controller is arbitrated by the internal arbiter which receives request signals from masters and sends grant and data signals to masters. The designed memory controller consists of Master Selector, Mster Arbiter, Memory Signal Generator, Command Decoder, and memory Signal Generator. It was designed using VHDL, and verified using the memory model of SAMSING Inc. For FPGA synthesis and verification, Quartus II of ATERA Inc. was used. The target device is Cyclone II. For simulation, ModelSim of Cadence Inc was used. Since the designed H/W can be stably operated in 174.28MHz, it satisfies the specification of SDRAM technology.