http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 최석준 (검색결과 201 건)
- 무료
- 기관 내 무료
- 유료
-
최석준,박형근,김환용 원광대학교 공업기술개발연구소 1997 工業技術開發硏究誌 Vol.17 No.-
ART(Adaptive Resonance Theory) is biologically rnotivatived and developed as possible models of cognitive phenomena in humans, and It is capable of continuous training with nonstationary inputs and prevents current inputs from removing past training values. In this paper, we go deep into the study of ART model, design PE(Processing Element) Array to apply in ART Neural Network. Its design and Synthesis is performed by using VHDL Code and Synopsys Tool. Also, its Simulation is performed by using VHDL Debugger.
-
-
BTL(Build Transfer Lease) 사업의 재정관리 방향 -국가부채 여부에 대한 판단기준 및 재정 측면에서의 관리방안을 중심으로-
최석준 한국개발연구원 2007 KDI Journal of Economic Policy (KDI JEP) Vol.29 No.1
This paper studies the fiscal issues with regard to BTL (Build Transfer Lease) scheme projects, a newly introduced type of PPPs (Public Private Partnerships) in 2005 and tries to provide some policy options. More specifically, we make suggestions to work out the issues such as how to account for BTL transactions and whether to introduce annual budget ceiling system for BTL payment, while we introduce and analyze the experiences of some other advanced countries and international institutes. 본 연구는 2005년부터 새롭게 도입된 임대형 민간투자사업(Build Transfer Lease: BTL)이 국가재정에 미치는 영향을 살펴보고 이와 관련하여 정부가 검토해야 될 정책대안을 모색하였다. 보다 구체적으로는 BTL 사업의 국가부채 인정 문제 및 예산운영준칙의 수립방안 도출을 위해 주요 선진국 및 국제기구에서의 제도와 동향을 살펴보고 우리나라에 적용할 수 있는 대안을 제시하였다.
-
ATM망의 비연결형 서버를 위한 신경망 연상메모리 ASIC 설계
최석준,박형근,김환용,백덕수 대한전자공학회 1998 電子工學會論文誌, C Vol.c35 No.4
In this paper, content addressable momory(CAM) using neural network algorithm is proposed to decrease cell loss and process the large amount of data in streaming mode connectionless server at high speed. To overcome problems of area and power dissipation in look-up table using conventional CAM, the proposed neural network CAM is designed to increase linearly address storage bit about increase of address input bit. Its design and imulation is performed by using VHDL and Compass Tool. Also, its layout is performed by using chip compiler, cell-base P&R tool of compass, in 0.8 .mu.m design rule environment.
-
-
최석준,조정국,전재훈,Sukjun Choi,Jungkook Jo,Jaehoon Jun 반도체공학회 2024 반도체공학회 논문지 Vol.2 No.4
본 논문은 고정밀 비교기의 설계 및 검증을 위한 방법론을 분석적 접근을 통해 제시한다. 비교기의 성능 요구사항을 충족하기 위해, 이론적 수식을 바탕으로 도출된 파라미터 값을 기반으로 트랜지스터의 초기 설계를 수행하고, 과도 (transient) 몬테 카를로 (Monte Carlo) 시뮬레이션을 통해 오프셋 등의 성능 지표를 분석적으로 검증한다. 이후 파라미터 간의 트레이드-오프 관계를 고려하여 트랜지스터 크기를 최적화함으로써 최종적으로 성능 요구사양을 만족하는 비교기를 설계할 수 있다. 해당 방법론에서는 과도 몬테 카를로 시뮬레이션을 통해 소자 크기와 임계 전압 부정합 및 입력 오프셋 전압 간의 상관관계를 분석적 결과로 확인하고, 비교기 성능의 신뢰도를 검증하여 설계의 타당성을 입증하였다. 본 연구는 비교기 설계 시의 분석적 설계기법을 제시하며, 성능 및 신뢰도를 평가하는 데 기여할 것으로 기대된다. This paper presents a methodology for the design and verification of a high-precision comparator using an analytical approach. The primary objective is to meet the performance of comparator by performing an initial design based on parameters derived from theoretical equations, and then analytically verifying performance metrics such as offset through transient Monte Carlo simulations. The transistor size can be then optimized by considering the trade-offs between parameters to design a comparator that ultimately meets the performance requirements. In this methodology, the correlation between device size, threshold voltage mismatch, and input offset voltage is validated through transient Monte Carlo simulations, confirming analytical results. This analysis also verifies the reliability of comparator performance, demonstrating the validity of the design. This study presents an analytical design technique for comparator design and is expected to contribute to the evaluation of performance and reliability.
-
-
-
-
정부 연구개발 보조금의 기업자체 R&D투자에 대한 효과 분석- 2000년 이후 국내기업 사례를 중심으로 -
최석준,김상신 한국기술혁신학회 2007 기술혁신학회지 Vol.10 No.4
This study attempts to empirically investigate the effects of government R&D subsidies on private firm's R&D investment in Korean industry. The R&D subsidy effect is defined as the average percentage change in firm's R&D expenditures between what was actually observed among firms that received a subsidy and what these firms would have spent had the subsidy not been received. To measure the effect we use Difference-in-Differences (DID) model which sign as to whether the relationship between government subsidies and private R&D investments is on stimulating or displacing private R&D expenditures. The differences between this study and previous studies are that we tries to measure the effect of Government R&D across various sized firm groups such as large, small & medium, and venture firms and we add one lag of the subsidy indicator in order to capture the effect of the subsidies on private R&D during 2 consecutive period. Empirically, a firm with government R&D subsidy increases its own R&D investment by 13.9%. Also on average, 1% of government R&D subsidy leads to 0.031% of private R&D increase. The main results of this study are as follows : First, Government R&D subsidies stimulate private firm's R&D expenditures. Second, Government R&D subsidies greatly increase (statistically significant) company financed R&D expenditures only for large firms but had no effect on the R&D expenditures of small & medium sized firms and venture firms. 이 논문은 2000년 이후 R&D분야의 정부 연구개발 직접보조금이 기업의 연구개발 투자를 진작 또는 대체 시키는지 여부 및 기업유형별 정부의 보조금 효과가 달라지는가에 대해 Difference- in-Differences (DID) 모형을 이용하여 실증적으로 분석하였다. 그 결과 정부의 연구개발 보조수혜는 기업 연구개발 투자를 평균적으로 13.9% 증가시키는 보완적 효과가 있는 것으로 나타났으며, 보조금의 액수가 1% 증가할 때 기업의 자체개발 연구비는 평균적으로 0.031% 증가하는 것으로 나타났다. 기업유형별로는 대기업의 경우 보다 강력한 보완효과가 나타났으나 벤처기업이나 중소기업의 경우는 정부보조금지원이 연구개발비 확대를 초래했다는 실증적 증거를 발견하지 못하였다.
ScienceON연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
