http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
ESD Device의 Transmission Line Pulse 측정 정확도에 대한 연구
채희국(Hee-Guk Chae),김기석(Ki-Seog Kim),김영부(Young-Boo Kim) 대한전자공학회 2019 대한전자공학회 학술대회 Vol.2019 No.11
In this paper, we studied the accuracy of TLP measurement technique for ESD devices. We have used TLP for the measurement of the ESD devices and changed the measurement window to verify optimal measurement accuracy. As a result, the measured value is constant even if the measurement window is changed from 26 to 95ns for the chip resistance, while the ESD device shows the most accurate value at the 65 ~ 95ns measurement window.
LVTSCR 기반의 2-Stack 구조 설계를 위한 ESD 보호회로에 관한 연구
서정윤,도경일,채희국,서정주,구용서,Seo, Jeong-Yun,Do, Kyoung-Il,Chae, Hee-Guk,Seo, Jeong-Ju,Koo, Yong-Seo 한국전기전자학회 2018 전기전자학회논문지 Vol.22 No.3
본 논문에서는 대표적인 ESD 보호회로인 SCR, LVTSCR을 기반으로 하여 특정한 어플리케이션의 요구 전압에 맞추어 설계하기 위한 Stack 기술에 대하여 서술한다. 또한 기존 구조와는 다른 SCR 기반의 ESD 보호회로를 제시하여 Stack기술에 적용함으로써, 주요 파라미터인 트리거 전압과 홀딩 전압의 변동에 대하여 검증한다. 새로이 추가되는 SCR 기반의 보호 회로의 경우 추가적인 N+, P+ 영역의 삽입으로 인해 보다 높은 홀딩 전압을 갖는 ESD 보호회로이다. 또한 시놉시스사의 T-CAD 시뮬레이터를 이용하여 제안된 ESD 보호회로의 전기적 특성을 검증을 실시하였다. In this paper, This paper is based on the conventional ESD protection circuits SCR and LVTSCR. Also, the SCR-based ESD protection circuit, which is different from the conventional structure, is presented and tested for variations in the trigger voltage and holding voltage. Due to the insertion of additional N +, P + regions, the newly added SCR-based protection circuit have improved electrical characteristics. To discuss the electrical characteristics of the proposed circuit, Synopsys T-CAD simulation data was shown.
Stack 기술을 이용한 높은 홀딩 전압과 향상된 감내 특성을 갖는 ESD 보호회로에 관한 연구
권상욱(Sang-wook Kwon),채희국(Hee-guk Chae),도경일(Kyoung-il Do),구용서(Yong-Seo Koo) 대한전자공학회 2018 대한전자공학회 학술대회 Vol.2018 No.11
In this paper, we propose an ESD protection circuit with high holding voltage and improved tolerance characteristics using stack technology. The stacked new ESD protection circuit has a higher tolerance characteristic than a typical LVTSCR. The simulation was performed using the TCAD simulator of the synopsys company. The single device has a holding voltage of 0V and has better robustness characteristics than LVTSCR
높은 홀딩 전압을 갖는 세그먼트 레이아웃 기법을 이용한 SCR 기반 ESD 보호회로에 관한 연구
박준걸(Jun-Geol Park),도경일(Kyoung-Il Do),채희국(Hee-Guk Chae),서정윤(Jeong-Yun Seo),구용서(Yong-Seo Koo) 한국전기전자학회 2017 전기전자학회논문지 Vol.21 No.1
본 논문에서는 Latch-up 면역과 우수한 면적 효율성을 갖는 고전압용 ESD 보호회로를 제안한다. 제안된 회로는 기존의 SCR에 대하여 플로팅 영역 삽입과 세그먼트 레이아웃 기법을 적용함에 따라 매우 높은 홀딩 전압을 갖는다. 제안된 ESD 보호회로는 세그먼트 레이아웃 기법을 이용하여 높은 면적 효율을 지닌다. 제안된 소자는 일반적인 SCR의 3.39V의 홀딩 전압과 비교하여 21.67V의 높은 홀딩 전압을 가진다. 제안된 소자의 전기적 특성은 Synopsys사의 TCAD를 통해 검증하였으며, 0.18 BCD 공정을 이용한 실제 제작을 통해 증명하였다. This paper proposed the ESD protection circuit for the high-voltage applications with latch-up immunity and high area efficiency. The proposed circuit has high holding voltage compared to the conventional SCR by inserting the floating regions and applying the segmentation layout. It has the area efficiency is more higher due to the segmentation layout. The proposed circuit has the higher holding voltage of the 21.67V than the 3.39V of the conventional SCR. The electrical characteristics of the proposed circuit was investigated by TCAD simulator, and was proved through the fabrication by using the 0.18 BCD process.