http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
FPD 장비 습식공정에서의 안전한 히터공급 계통도 및 제어 회로
유흥렬,손영득 한국전기전자학회 2019 전기전자학회논문지 Vol.23 No.1
In FPD WET equipment, heaters are used a lot. There are many electric accidents caused by short circuit andoverheating due to the use of heater, so it is necessary to have a safe electric system and interlock. Therefore, in thispaper, we propose an electrical schematic and interlock for FPD WET equipment. In this paper, a hardware interlocksuch as a level sensor, an overheat protector, and an SSR heater sink is inserted, and the electric system is composedof ELB - MC - SSR - EOCR - heater. When the interlock occurs, the magnetic contactor (MC) is turned off and thepower of the heater is cut off.EOCR, an electric overcurrent protection device, has an interlock to shut down the MCwhen there is an abnormality in the heater while checking the overcurrent, undercurrent and disconnection. These circuitconfigurations and interlocks are likely to be useful not only for WET equipment but also for any equipment in whichthe heater is placed. FPD(Flat Panel Display) WET(습식) 장비의 히터 사용은 필수로 사용된다. 히터 사용에 따른 단선과 과열로 인한 전기사고가 다발하여 안전적인 전기 계통도 및 인터락이 필요하다. 따라서 본 논문에서는 FPD WET장비에 들어가는 전기 계통도 및 인터락을 제안하였다. 레벨센서, 과열방지기, SSR heater sink와 같은 하드웨어 인터락을 넣었으며, 전기 계통도로써는ELB–MC–SSR–EOCR–Heater로 구성되어 있다. 인터락 발생시 마그네틱 컨텍터(MC)가 오프되어 Heater의 전원을 차단하는 방식이다. 전기적 과전류 보호장치인 EOCR 과전류, 부족전류, 단선 체크를 하면서 히터에 이상 있을 시 MC를 차단하는 인터락이 구성되어 있다. 이러한 회로 구성 및 인터락은 WET 장비 뿐만 아니라 히터가 들어가는 어떠한 장비에도 유용할 것으로 보인다.
High Throughput을 위한 블록 암호 알고리즘 ARIA의 하드웨어 설계 및 구현
유흥렬,이선종,손영득 한국전기전자학회 2018 전기전자학회논문지 Vol.22 No.1
This paper presents a hardware design for the block encryption algorithm of ARIA which is used for standard in Korea. It presents a hardware-efficient design to increase the throughput for the ARIA algorithm using a high-speed pipeline architecture. We have used ROM for the S-box implementation. This approach aims to decrease the critical path delay of the encryption. In this paper, hardware was designed by VHDL, realized RTL level by Synplify which is synthesis tool and verified simulation by ModelSim. The ARIA algorithm is shown 68.3 MHz (Maximum operation frequency) to use Xilinx VertxE XCV Series device. 본 논문에서는 국내 표준으로 제정된 ARIA 알고리즘을 High Throughput을 위한 하드웨어 구조를 제안하고 구현하였다. 치환 계층의 고속 처리를 위하여 ROM table 구성과 라운드 내부의 파이프라인 방식을 이용하며, 12 라운드를 확장된 구조로 설계하여 병렬 특성을 활용 가능한 설계 방법을 제안한다. 본 논문은 VHDL을 이용하여 RTL 레벨로 설계 되었으며, 합성 툴인 Synplify를 이용하였으며, 시뮬레이션을 위해 ModelSim을 이용하였다. 본 논문에서 제시한 하드웨어 구조는 Xilinx VertxeE Series 디바이스를 이용하였으며 68.3 MHz의 주파수 및 674Mbps의 Throughput을 나타낸다.
유흥렬,손영득,Yoo, Heung-Ryol,Son, Yung-Deug 한국전기전자학회 2018 전기전자학회논문지 Vol.22 No.3
디지털 도메인에서 이미지나 비디오의 수정 및 합성은 매우 용이하다. 경우에 따라 주어진 이미지나 비디오가 진품인지를 확인해야 하는데, 전문가들의 경우 눈으로도 확인 할 수 있는 길이 있지만 그리 쉬운 것은 아니다. 게다가 손상된 부분을 정확히 찾아 복구해야 하는 일은 전문가에게도 불가능한 일이다. 이러한 응용분야에 적용할 수 있는 것이 연성 워터마킹(Fragile Watermarking) 기술로 원본이 어떠한 형태로든 변형된 경우 워터마크(Watermark)를 검출 할 수 없게 하는 방법이다. 즉, 워터마크가 검출 되었다는 것은 워터마크가 삽입된 후 아무 손상이 가지 않은 독착성(originality)이라 할 수 있을 것이다. 실제 응용분야에서 JPEG과 같은 손실 압축은 종종 허용 또는 필요함으로 인증방법은 이미지 Shifting, Cropping, Filtering 그리고 Replacement 등의 악의적인 변형과 구분되어야 한다. 따라서 제안하는 알고리즘은 JPEG 압축에는 강인한 이미지 인증을 보이며, 다른 악의적인 변형에는 워터마크가 쉽게 깨지는 Fragile Watermarking 알고리즘을 구현한다. This paper presents fragile watermark system using quantization and DC coefficients. It is a way to prevent the watermark fro, being detected if the original has been modified in any way. In other words, the detection of a watermark ca be said to be originality after the watermark is inserted, without any damage. Since lossy compression such as JPEG is often allowed or required in practical applications, authentication methods, authentication methods should be distinguished from malicious modifications such as image shifting, cropping, filtering, and replacement. The proposed algorithm implements a fragile watermarking algorithm that shows image authentication with JPEC compression and the watermark easily breaks other malicious variants.
유흥렬 한국통신학회 2014 정보와 통신 Vol.31 No.11
지속되는 무선 데이터 트래픽 증가 추세의 대처 방안 중 새로운 주파수 발굴에는 많은 시간과 비용이 수반되어, 이를 해결하기 위한 방안으로 유럽 및 미국에서 주파수 공동 사용의 도입이 추진되고 있다. 주파수 공동 사용은 둘 이상의 주파수 이용자가 특정 주파수를 공동 사용 조건에 따라 사용하는 것을 의미하며, 지역, 시간에 따라 제한적으로 사용하고 있는 공공용 주파수 대역을 활용할 계획이다. 현재 유럽은 2.3 GHz 대역, 미국은 3.5 GHz 대역을 스몰 셀로 주파수 공동 활용하기 위해 제도 정비 및 표준화를 추진 중이다. 이러한 국제적인 활용 동향은 향후 해당 대역의 국내 활용 방안 정립에 참고가 될 수 있을 것으로 보인다.