http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
송근호(G. H. Song),장중순(J. S. Jang) 한국신뢰성학회 2016 신뢰성응용연구 Vol.16 No.4
Purpose: With the advance of miniaturization of electronic products, stacked packages of high density semiconductors are commonly used. Potential failure modes and mechanisms of stacked packages are identified. Methods: Failure modes and mechanisms of thin chip stacked packages are determined through the categorization and failure analysis: delamination, non-wet, crack, ESD, EMI and the process related damages. Results: Those failure modes are not easy to find and require excessive amount time and effort for analysis and subsequent improvement. Conclusion: In this study, a method of estimating the failure rate based on the strength measurement is suggested.
단일 정현파 신호를 이용한 CMOS 연산 중폭기의 새로운 테스트 기법
한석봉(Han S.B.),윤원효(Yun W.H.),김윤도(Kim Y.D.),송근호(Song G.H.),이효상(Lee H.S.) 한국정보과학회 1998 한국정보과학회 학술발표논문집 Vol.25 No.2Ⅱ
본 논문에서는 CMOS 2단 연산 증폭기에 존재하는 강고장을 검출하기 위한 새로운 아날로그 테스트 방법을 제안한다. 테스트 대상 회로는 테스트를 용이하도록 궤환 루프를 삽입하고 정현파 테스트 입력을 인가하여 출력단에 고장 효과를 발생시켜 고장을 검출하는 테스트 방법이다. 테스트 대상회로에 고장이 존재할 경우 출력단에서 정현파가 아닌 DC 전압이나 왜곡 신호가 나타나 고장 검출이 용이하다. 제안된 테스트 방법은 테스트 입력 신호를 생성하기 위한 복잡한 알고리즘을 요구하지 않으므로 테스트 패턴 시간이 짧고, 비용이 절감된다. 또한 테스트를 위한 추가적인 하드웨어의 오브헤드가 적다. 본 논문에서 제안된 테스트 방법의 정당성과 효율성은 HSPICE 모의실험을 통하여 검증하였다.
CMOS VLSI의 IDDQ 테스팅을 위한 간략한 테스트 패턴 생성
송근호,김영일,이건기,한석붕 慶尙大學校 工科大學 自動化및컴퓨터應用技術硏究所 1996 自動化 및 컴퓨터應用技術 Vol.3 No.1
This paper proposes a new dynamic compaction algorithm, which is applied to IDDQ testing for intra-gate bridging faults in CMOS VLSI. The proposed algorithm generates a test pattern for a target fault, then χ_gates are selected to detect additional faults. Backtrace using random and four methods of controllability are rotated to get a further reduced test set. Experimental results for ISCAS'85 benchmark circuits showed that close-to-minimum test sets were obtained by the proposed algorithm.