http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
전압제어 주파수가변 적분기 및 3차 체비세프 CMOS 전류모드 필터 설계
방준호(Bang, Jun-Ho),이우춘(Lee, Woo-Choun) 한국산학기술학회 2010 한국산학기술학회논문지 Vol.11 No.10
본 논문에서는 3차 체비세프 전류모드 필터가 1.8V-0.18㎛ CMOS 파라메터로써 설계되었다. 전류모드 필터 의 기본 회로는 제안된 전압제어 주파수 가변 전류모드 적분기로 구성되었다. 제안된 전류모드 적분기를 사용함으로 써 필터의 차단주파수가 가변될 수 있으며 또한 전체 소비전력을 줄 일 수 있다. HSPICE 시뮬레이션 결과, 필터의 차단주파수는 1.2MHz에서 10.1MHz로 조절되었고 전체 소비전력은 1.8V 공급전압에서 2.85mW으로 확인되었다. In this paper, a 3rd-order Chebyshev current-mode filter in 1.8V-0.18㎛ CMOS parameter is designed. The core circuit of the current-mode filter is composed with the proposed voltage-controlled frequency tunable current-mode integrator. Using the proposed current-mode integrator, the cutoff frequency of the filter can be controlled and also total power consumption can be reduced. HSPICE simulation results show the cutoff frequency of the filter is controlled between 1.2MHz and 10.1MHz, and the power consumption is 2.85mW at Vdd=1.8V.
Design of A 10MHz Bandpass Filter Using Grounding and Floating CDTA Active Inductors
방준호(Bang, Jun-Ho),유인호(Ryu, In-Ho) 한국산학기술학회 2014 한국산학기술학회논문지 Vol.15 No.11
본 논문에서는 저전압, 저전력 아날로그 신호처리 시스템에 활용할 수 있도록 전류 차동 트랜스컨덕턴스 증폭기 (CDTA)를 사용하여 대역통과 필터를 설계하였다. 대역통과 필터는 그라운딩 인덕터와 플로팅 능동 인덕터를 사용하여 설계 하였고, 설계된 능동 인덕터는 각각 두 개 또는 세 개의 CDTA를 활용하여 구성하였다. 본 논문에서 설계된 능동 인덕터를 활용하여 대역통과 필터를 구성할 때, 소자 값 들을 조정하기 위한 외부의 추가적인 정합회로의 필요 없이 필터를 구현할 수 있다는 장점이 있다. 설계된 능동 대역통과 필터 특성의 검증은 HSPICE 시뮬레이션 프로그램을 활용하였다. 시뮬레이션 결과, 설계된 필터는 10MHz의 중심주파수, 통과대역에서는 -2.5dB의 감쇄율을 가진 9.5∼10.5MHz의 대역폭을 얻을 수 있 었으며, 차단대역에서는 8MHz이하와 17MHz이상에서 -50dB의 감쇄율을 가진 대역통과 특성을 얻을 수 있다. This paper presents a bandpass filter using a current differencing transconductance amplifier (CDTA)s for application to low-voltage and low-power analog signal processing systems. The presented filter employs grounding and floating active inductors, which are composed of two or three CDTAs, and is capable of realizing all the standard functions of the filter without requiring any component matching criteria or extra active components. The HSPICE simulation result of the designed active bandpass filter showed that it had a 10MHz center frequency with -2.5dB attenuated bandwidth from 9.5 MHz to 10.5 MHz, and -50dB from 8 MHz to 17 MHz.
Analyzing of CDTA using a New Small Signal Equivalent Circuit and Application of LP Filters
방준호(Bang, Jun-Ho),송제호(Song, Je-Ho),이우춘(Lee, Woo-Choun) 한국산학기술학회 2014 한국산학기술학회논문지 Vol.15 No.12
CDTA는 전류모드로 아날로그 신호처리를 수행하는 능동회로로써 높은 선형성과 넓은 주파수 대역폭을 갖는 장점을 가지고 있다. 또한 입력 차동전류가 모두 접지된 임피던스 소자로 흐르게 되어 안정적인 동작을 수행하도록 한다. 본 논문에 서는 CDTA를 해석하기 위해 새로운 소신호 등가회로를 제안한다. 제안된 소신호 등가회로는 입력과 내부단자 및 출력단자 의 기생성분이 고려되어 크기 및 주파수 특성이 기존회로보다 정밀하게 분석될 수 있다. 제안된 소신호 회로를 활용하여 다양한 파라미터의 변화에 의하여 특성변동을 관찰한 결과, 저항(Rz) 등 특정한 값이 CDTA의 특성에 큰 영향을 주게 되는 것도 확인되었다. 본 논문에서 검증된 소신호 등가회로의 설계 파라미터는 CDTA 아날로그 회로와 그 응용회로를 설계하는 데 편리성과 정확성을 제공할 수 있음을 보였다. 본 논문에서 제안된 CDTA 소신호등가회로를 이용하여 2.5MHz 저역통과 필터를 설계하였고 HSPICE 시뮬레이션을 통하여 그 유용성을 검증하였다. A CDTA (current differencing transconductance amplifier) is an active building block for current mode analog signal processing with the advantages of high linearity and a wide frequency bandwidth. In addition, it can generate a stable voltage because all the differencing input current flows to the grounded devices. In this paper, a new small signal equivalent circuit is proposed to analyze a CDTA. The proposed small signal equivalent circuit provides greater precision in analyzing the magnitude and frequency response than its previous counterparts because it considers the parasitic components of the input, internal and output terminal. In addition, observations of the changes made in various devices, such as the resistor (Rz) confirmed that those devices heavily influence the characteristics of CDTA. The designed parameters of the proposed small signal equivalent circuit of the CDTA provides convenience and accuracy in the further design of analog integrated circuits. For verification purposes, a 2.5 MHz low pass filter was designed on the HSPICE simulation program using the proposed small signal equivalent circuit of CDTA.
고속 전력선통신 모뎀용 수신단측 전류모드 대역통과 필터 설계
방준호(Bang, Jun-Ho),이우춘(Lee, Woo-Choun) 한국산학기술학회 2012 한국산학기술학회논문지 Vol.13 No.10
본 논문에서는 저전압 저전력 필터 설계에 적합한 전류모드 방식을 이용하여 고속 전력선통신(PLC)모뎀 수 신단의 1MHz∼30MHz 차단주파수를 갖는 6차 대역통과 필터를 설계하였다. 3차 바터워스 고역통과 필터와 3차 체비 세프 저역통과 필터를 종속연결로 구성하여 대역통과 필터를 설계하였다. 필터를 구성하기 위한 핵심로써 기존의 전 류미러형 적분기에 비하여 증가된 이득 및 차단주파수를 가지는 새로운 전류모드 적분기를 설계하였다. 설계된 전류 모드 적분기의 이득과 차단주파수는 각각 32.2dB 및 247MHz이였다. 설계된 6차 대역통과 필터의 차단주파수는 제어 전압에 따라서 200KHz에서 50MHz까지 조정이 될 수 있으며 소비전력은 공급전압 1.8V에서 2.85mW이였다. 설계된 대역통과 필터는 1.8V, 0.18㎛ CMOS 공정파라메터를 사용하여 검증되었다. In this paper a 6th 1MHz∼30MHz bandpass filter for Power line communication(PLC) modem receiver is designed using current mode synthesis method which is good to design the low-voltage and low-power filter. The designed bandpass filter is composed of cascade connecting between 3rd Butterworth highpass filter and 3rd Chebychev lowpass filter. As a core circuit in the current-mode filter, a current-mode integrator is designed with new architecture which can improve gain and unity gain frequency of the integrator. The gain and the unity gain frequency of the designed integrator is each 32.2dB and 247MHz. And the cutoff frequency of the designed 6th bandpass filter can be controlled to 50MHz from 200KHz according to controlling voltage and the power consumption is 2.85mW with supply voltage, 1.8V. The designed bandpass filter was verified using a 0.18㎛ CMOS parameter.
병렬연결법에 의한 1.8V CMOS Self-bias 고속 차동증폭기의 이득 개선
方駿鎬(Jun-Ho Bang) 대한전기학회 2008 전기학회논문지 Vol.57 No.10
In this paper, a new parallel CMOS self-bias differential amplifier is designed to use in high-speed analog signal processing circuits. The designed parallel CMOS self-bias differential amplifier is developed by using internal biasing circuits and the complement gain stages which are parallel connected. And also, the parallel architecture of the designed parallel CMOS self-bias differential amplifier can improve the gain and gain-bandwidth product of the typical CMOS self-bias differential amplifier. With 1.8V 0.8㎛ CMOS process parameter, the results of HSPICE show that the designed parallel CMOS self-bias differential amplifier has a dc gain and a gain-bandwidth product of 64 ㏈ and 49 ㎒ respectively.