http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
낮은 트리거 전압 기술을 이용한 MOSFET 기반 ESD 보호회로의 특성 비교에 관한 연구
정진우(Jin-Woo Jung),김상기(Sang-Gi Kim),구진근(Jin-Gun Koo),노태문,박건식(Kun-Sik Park),원종일(Jong-Il Won),조두형(Doo-Hyung Cho),유성욱(Sung-Wook Yoo),구용서(Yong-Seo Koo),박종문(Jong-Moon Park) 대한전자공학회 2016 대한전자공학회 학술대회 Vol.2016 No.11
Electrostatic discharge (ESD) damage has become the main reliability issue for deep-submicron CMOS integrated circuit. This paper presents comparisons of ESD protection circuits using low trigger techniques in a 0.13 um CMOS process, Transmission line pulse (TLP) and human body model (HBM) results support the findings presented in this paper.
실리콘 트렌치 식각 특성에 미치는 He - O₂ SiF₄ 첨가 가스의 영향
김상기(Sang-Gi Kim),이주욱(Ju-Wook Lee),김종대(Jongdae Kim),구진근(Jin-Gun Koo),남기수(Kee-Soo Nam) 한국진공학회(ASCT) 1997 Applied Science and Convergence Technology Vol.6 No.4
MERIE 플라즈마 장비를 사용하여 실리콘의 트렌치 식각을 HBr, He_O₂, SiF₄, CF₄ 등의 가스를 주입하여 수행하였으며 식각 속도, 식각 프로파일 변화, 잔류물 생성 및 표면 상태 등을 관찰하였다. HBr만을 이용한 플라즈마 식각시에는 트렌치 하부 영역에 상당한 횡방향 식각이 일어나 항아리 모양의 식각 프로파일이 관찰되었으며, HBr에 He-O₂ 가스와 SiF₄나 CF₄ 등의 주입량을 변화시켜 벽면 기울기와 횡방향 식각의 정도를 제어할 수 있었다. 표면 잔류물 특성 및 표면 거칠기(roughness) 등은 HBr/He-O₂/SiF₄ 가스를 동시에 주입하여 식각하였을 때 가장 양호한 식각 특성을 나타내었으며, 첨가 가스로 SiF₄를 이용함으로써 기존의 C-F계 플라즈마를 이용한 트렌치 식각 특성들보다 우수한 공정 결과를 얻었다. 또한 SiF₄를 이용함으로써 CF₄ 첨가시보다 C의 잔류물을 크게 줄이고 표면 손상을 개선할 수 있음을 X-선 광전자 분석과 주사전자현미경(scanning electron microscopy) 및 AFM(atomic force microscopy)의 결과로써 확인하였다. Silicon trench etching has been carried out using a magnetically enhanced reactive ion etching system in HBr plasma containing He-O₂ SiF₄ and CF₄. The changes of etch rate and etch profile, the degree of residue formation, and the change of surface chemical state were investigated as a function of additive gas flow rate. A severe lateral etching was observed when pure HBr plasma was used to etch the silicon, resulted in a pot shaped trench. When He-O₂, SiF₄ additives were added to HBr plasma, the lateral etching was almost eliminated and a better trench etch profile was obtained. The surface etched in HBr/He-O₂/SiF₄ plasma showed relatively low contamination and residue elements compared to the surface etched in HBr/He-O₂/CF₄ plasma. In addition, the etching characteristics including low residue formation and chemically clean etched surface were obtained by using HBr containing He-O₂ or SiF₄ additive gases instead of CF₄ gas, which were confirmed by X-ray photoelectron spectroscopy (XPS), scanning electron microscopy (SEM) and atomic force microscopy (AFM).
모터구동 회로 응용을 위한 대전력 전류 센싱 트렌치 게이트 MOSFET
김상기(Sang-Gi Kim),박훈수(Hoon-Soo Park),원종일(Jong-Il Won),구진근(Jin-Gun Koo),노태문(Tae-Moon Roh),양일석(Yil-Suk Yang),박종문(Jong-Moon Park) 한국전기전자학회 2016 전기전자학회논문지 Vol.20 No.3
본 논문은 전류 센싱 FET가 내장되어 있고 온-저항이 낮으며 고전류 구동이 가능한 트렌치 게이트 고 전력 MOSFET를 제안하고 전기적 특성을 분석하였다. 트렌치 게이트 전력 소자는 트렌치 폭 0.6 ㎛, 셀 피치 3.0 ㎛로 제작하였으며 내장된 전류 센싱 FET는 주 전력 MOSFET와 같은 구조이다. 트렌치 게이트 MOSFET의 집적도와 신뢰성을 향상시키기 위하여 자체 정렬 트렌치 식각 기술과 수소 어닐링 기술을 적용하였다. 또한, 문턱전압을 낮게 유지하고 게이트 산화막의 신뢰성을 증가시키기 위하여 열 산화막과 CVD 산화막을 결합한 적층 게이트 산화막 구조를 적용하였다. 실험결과 고밀도 트렌치 게이트 소자의 온-저항은 24 mΩ, 항복 전압은 100 V로 측정되었다. 측정한 전류 센싱 비율은 약 70 정도이며 게이트 전압변화에 대한 전류 센싱 변화율은 약 5.6 % 이하로 나타났다. In this paer, low on-resistance and high-power trench gate MOSFET (Metal-Oxide-Silicon Field Effect Transistor) incorporating current sensing FET (Field Effect Transistor) is proposed and evaluated. The trench gate power MOSFET was fabricated with 0.6 ㎛ trench width and 3.0 ㎛ cell pitch. Compared with the main switching MOSFET, the on-chip current sensing FET has the same device structure and geometry. In order to improve cell density and device reliability, self-aligned trench etching and hydrogen annealing techniques were performed. Moreover, maintaining low threshold voltage and simultaneously improving gate oxide relialility, the stacked gate oxide structure combining thermal and CVD (chemical vapor deposition) oxides was adopted. The on-resistance and breakdown voltage of the high density trench gate device were evaluated 24 mΩ and 100 V, respectively. The measured current sensing ratio and it’s variation depending on the gate voltage were approximately 70:1 and less than 5.6 %.