http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
오늘 본 자료
Evaluation and Benchmarking on Operating System for Embedded Devices
정태경,Jeong, Tai-Kyeong The Korea Institute of Information and Commucation 2006 한국정보통신학회논문지 Vol.10 No.1
본 고에서는 임베디드 시스템을 위한 운영체제를 평가하고 성능을 검사하는 것을 주안점으로 삼고 있으며 현재 상용화 되어있는 윈도우즈 플래포움을 기초로 하고 있다. 전형적인 컴퓨터의 workload 이용하고 시스템성능을 증가시키는 운영체제의 벤치마킹의 분석을 포함한 기본적인 방법과 동시에 하위레벨에서의 규명을 이루고 있다. 본 고에서는 "WinStone"과 "HBench" 같은 선택되어진 어플리케이션 중심과 직접적으로 시스템에 영향을 끼치는 가장최선의 벤치마킹툴이 사용되었다. 이 실험과 케이스 연구를 통하여 벤치마킹툴을 이용하여 윈도우즈 플래포움의 하위레벨 테스트와 동시에 어플리케이션 레벨의 임베디드 마이크로시스템의 성능을 보여 주고 있다. The objective of this paper is to evaluate the performance of an operating system for embedded devices to that of the commercially available Windows platform. Analysis includes benchmarking the operating systems using a 'typical' PC workload, as well as identifying low-level areas in which the updated OS is limiting or enhancing the system performance. The primary benchmarking suites selected for this paper are 'WinStone' and 'HBench', with the former providing an application-based suite of tests and the latter providing the most direct means for isolating operating system effects on the system. We have demonstrated in a case study for embedded microprocessors, and evaluated a Windows platform at a low-level test as well as an application level using a benchmarking suite.
Digital Front-End Design에서의 반도체 특성 연구 및 방법론의 고찰
정태경,이장호,Jeong, Taik-Kyeong,Lee, Jang-Ho 한국정보통신학회 2006 한국정보통신학회논문지 Vol.10 No.10
The aim of this Paper is to describe the implementation of a low-power digital front-End Design (FED) that will act as the core of a stand-alone Power dissipation methodology. The design of digital integrated circuits is a large and diverse area, and we have chosen to focus on low power FED. Designs are made from synthesized logic, and we need to consider the low power digital FED including input clock, buffer, latches, voltage regulator, and capacitance-to-voltage counter which have been integrated onto hish bandwidth communication chips and system. These single- chip micro instruments, implemented in a 0.12um CMOS technology operate with a single 0.9V supply voltage, and can be used to monitor dynamic and static power dissipation, Vesture, acceleration junction temperature (Tj), etc. 본 고에서는 디지털 회로의 저 전력소모의 설계와 구현에 관련된 디지털 전대역 회로 설계를 통해서 전반적인 전력 소모의 방법론과 이의 특성을 고찰하고자 한다. 디지털 집적회로의 설계는 광대하고 복잡한 영역이기에 우리는 이를 저전력 소모의 전반적인 회로 설계에 한정할 필요가 있다. 여기에는 로직회로의 합성과, 디지털 전대역 회로설계에 포함되어 있는 입력 clock 버퍼, 레치, 전압 Regulator, 그리고 케페시턴스와 전압기가 0.12 마이크론의 기술로 0.9V의 전압과 함께 쓰여져서 동적 그리고 정적 에너지 소모와 압력, 가속, Junction temperature 등을 모니터 할 수 있게 되어 있다.
Clock Distribution in High-Performance System Design
정태경,이장호,Jeong Tai-Kyeong.T,Lee Jang-Ho The Korea Institute of Information and Commucation 2006 한국정보통신학회논문지 Vol.10 No.9
수용 가능한 수준의 성능을 동시에 전달하고 분배하는 동안의 소비 전력을 줄이는 문제는 고성능 시스템의 설계분야에서는 더욱 더 결정 적 인 관심사로 받아지고 있다. 본 논문에서는 전력분배의 문제를 클럭 신호 발생과 분배의 관점에서 제시하고자 한다. 우리는 클럭 신호의 전력 효율성과 다른 응용제품 이외에도 무선통신의 회로에서도 찾아 검증하였다. The problem of reducing power dissipation while simultaneously delivering acceptable levels of performance is becoming a critical concern in high pelf[mann system design. In this paper, we present this power dissipation problem from the clock generation and distribution side. We examine clock power efficiency and several applications as well as wireless communication circuits.
Multi-Program 벤치마크를 이용한 대칭구조 Multiprocessor의 성능평가와 분석
정태경 한국정보통신학회 2006 한국정보통신학회논문지 Vol.10 No.5
본 논문은 컴퓨터 시스템의 성능평가와 분석을 대칭구조의 멀티프로세서를 실행할 수 있는 시뮬레이터를 사용하여 살펴보았으며 또한 시스템 분석을 하는데 있어서 멀티프로세서를 위한 멀티프로그램 벤치마크의 집합체인 SPLASH-2를 이행하여 대칭구조의 운영체제 IRIX 5.3 탑재한 멀티프로세서의 행위범위의 연구를 수행하기위하여 멀티프로세서의 시스템 분석을 실시하였다. 또한 대칭구조의 멀티프로세서의 구조와 평가방법을 보다 유효하게하기 위해서 멀티프로세서의 확장성을 functionality-based 소프트웨어인 SimOS를 가지고 증명하였으며 본 논문을 통하여 멀티프로그램 벤치마크인 RADIX 정렬 알고리즘이나 Cholesky 인수분해 알고리즘을 이용하여 로칼 인스트럭션과 로칼 데이터 사이에서의 멀티프로세서의 Cache miss의 수 와 Stall 시간을 동시에 검사하였다. This paper discusses computer system performance evaluation and analysis by employing a simulator which able to execute a symmetric multiprocessor in machine simulation environment. We also perform a multiprocessor system analysis using SPLASH-2, which is a suite of multi-program benchmarks for multiprocessors, to perform the behavior study of the symmetric multiprocessor OS kernel, IRIX 5.3. To validate the scalability of symmetric multiprocessor system, we demonstrate structure and evaluation methods for symmetric multiprocessor as well as a functionality-based software simulator, SimOS. In this paper, we examine cache miss count and stall time on the symmetric multiprocessor between the local instruction and local data, using the multi-program benchmarks such as RADIX sorting algorithm and Cholesky factorization.