고교 수학에서의 논리지도

성현경 한국수학교육학회 1969 수학교육 Vol.8 No.1

等號에 關하여

成炫慶 仁川敎育大學校 1968 論文集 Vol.3 No.-

산수과 학습목표 성취도에 관한 연구 : An Aspect of Number and Operation in the High Level 고학년의 수, 연산영역을 중심으로

황선형,이용률,성현경 仁川敎育大學 科學敎育硏究所 1978 科學敎育硏究所論文集 Vol.5 No.-

새로운 교육과정에 의거하여 편찬된 교과서로 학습을 하여본 아동들의 수준이 교육과정이 설정한 목표와 어느 정도 부합하는가를 평가하여 교육과정 개선과 교사 교육을 위한 자료를 수집하고 학습지도에 있어서의 문제점을 찾아 본다는 것은 매우 의의있는 일이라고 생각된다. 본 연구는 저학년에 관한 연구의 계속으로서 고학년(4,5,6학년)의 산수과 수, 연산의 두 영역에서 학습목표의 성취 수준을 알아보기 위하여, 영역별, 행동목표를 중심으로 검사 문항을 만들었고, 이를 경기도내 3개 지역을 선정하여 검사를 실시하였다. 검사를 통하여 드러난 사실은 다음과 같다. (1) 수 (a) 전면적인 수준(64.4%)은 양호한 편이다. (b) 지역별로는 Z지역(67.6%), X지역(64.6%), Y지역(61.5%) 순으로 나타났다. (c) 학년별 수준은 4학년(71.6%), 6학년(70.1%), 5학년(54.3%)의 순으로 떨어지고 있다. (d) 수학적 대상의 인식은 학년별로 심한 격차(6학년; 76.5%, 4학년;64.3%, 5학년;48.1%)를 보이고 있으며, 특히 5학년은 극히 낮은 수준을 보인다. (e) 수학적 구조의 파악에 있어서도 학년별(4학년; 76.0%, 6학년; 58.9%, 5학년; 50.8%), 지역별(Z지역; 68.8%, Y지역; 63.0%, X지역; 53.2%)로 심한 격차를 보이고 있다. (f) 수학적 기능에 대하여는 양호한 수준(66.3%)을 보이나, 응용력에 있어서는 낮은 수준(53.9%)을 보인다. (2) 연산 (a) 전반적인 수준(51.1%)은 낮게 나타났다. (b) 지역별로는 Z지역(56.6%), X지역(49.4%), Y지역(46.8%) 순으로 나타났다. (c) 학년별로는 4학년(66.6%), 6학년(45.6%), 5학년(41.7%)으로 나타났으며, 4학년과 5, 6학년간의 격차가 심함을 보인다. (d) 개념별로는 A(0, 자연수의 연산)가 68.8%로 비교적 높은 수준을 보이나 B(정수의 연산 38.5%), C(유리수의 연산, 45.6%)는 매우 낮게 나타났다. (e) 행동 목표에 있어서는 기능(56.4%)은 비교적 높은 편이고, 구조의 이해(47.2%)는 매우 낮은 수준을 보이고 있다.

항공기 패널용 EL 램프 드라이버의 개발 : Development of EL Lamp Driver for Aircraft Cockpit Panels

성현경 공주대학교 생산기술연구소 2001 生産技術論叢 Vol.10 No.-

In this paper, we develop the EL lamp driver generating frequency with optimal brightness for aircraft cockpit panels. This driver is developed Durel D340 and D361 EL lamp driver IC. This EL lamp driver operates output voltage AC 163 Vpp from input voltage DC 5 V and output frequency of this EL lamp driver is 400Hz. Also, this EL lamp driver is very small size which have length 20mm, width 20mm and height 7mm and is suitable for LCD backlight of cellular phones and small advertising panels.

A Study on Synthesis of High-Speed Logic Circuits using Ternary ULMs based on Reed-Muller Expansions

성현경 尙志大學校 生産技術硏究所 1997 生産技術論叢 Vol.- No.1

본 논문은 3치 Reed-Muller Expansion(REM)에 기초한 범용 논리 모듈(universal logic module ; ULM) ??의 고속 논리 합성 방법 중의 새로운 알고리듬을 제시하였다. 제시된 알고리듬은 n 변수 논리 함수의 논리 합성에서 ULM ??모듈의 수를 최소화하기 위해 제어 입력 변수의 최적 순서를 결정하며, 제어 입력 변수의 최적 순서를 찾는 시간이 단위 시간내에 수행한다. 또한 REM의 모든 변수들의 선택된 최적 순서를 갖는 회로 비용 행렬은 ULM ?? 모듈를 사용하여 감소된 나무 구조 회로를 얻을 수 있으며, 변수의 수에 제한이 없다.

Perfect Shuffle에 의한 5치 논리회로의 구성에 관한 연구

성현경,Seong, Hyeon-Kyeong 한국정보통신학회 2011 한국정보통신학회논문지 Vol.15 No.3

본 논문에서는 Perfect Shuffle에 의한 5치 논리 회로의 구성에 관한 한 가지 방법을 제시하였다. 먼저, Perfect Shuffle 기법과 Kronecker 곱에 의한 5치 논리함수의 입출력 상호연결에 대하여 논하였고, GF(5)의 가산회로와 승산회로를 이용하여 5치 Reed-Muller 전개식의 변환행렬과 역변환행렬을 실행하는 기본 셀을 설계하였다. 이 기본 셀들과 Perfect Shuffle과 Kronecker 곱에 의한 입출력 상호연결 방법을 이용하여 5치 Reed-Muller 전개식에 의한 5치 논리 회로를 구현하였다. 제시된 5치 Reed-Muller 전개식의 설계방법은 모듈구조를 기반으로 하여 행렬변환을 이용하므로 동일한 함수에 대하여 타 방법과 비교하여 간단하고 회로의 가산회로와 승산회로를 줄이는데 매우 효과적이다. 제안된 5치 논리회로의 설계방법은 회선경로 선택의 규칙성, 간단성, 배열의 모듈성과 병렬동작의 특징을 가진다. In this paper, we present a method on the construction of quinternary logic circuits using Perfect shuffle. First, we discussed the input-output interconnection of quinternary logic function using Perfect Shuffle techniques and Kronecker product, and designed the basic cells of performing the transform matrix and the reverse transform matrix of quinternary Reed-Muller expansions(QRME) using addition circuit and multiplication circuit of GF(5). Using these basic cells and the input-output interconnection technique based on Perfect Shuffle and Kronecker product, we implemented the quinternary logic circuit based on QRME. The proposed design method of QRME is simple and very efficient to reduce addition circuits and multiplication circuits as compared with other methods for same logic function because of using matrix transform based on modular structures. The proposed design method of quinternary logic circuits is simple and regular for wire routing and possess the properties of concurrency and modularity of array.

산수과 학습목표 성취도에 관한 연구 : An Aspect of Relation, Figure and Measure in the High Level 고학년의 관계, 도형, 측도 영역을 중심으로

항선형,이용률,성현경 仁川敎育大學 科學敎育硏究所 1979 科學敎育硏究所論文集 Vol.6 No.-

현 교육과정에 의거하여 편찬된 교과서로 공부한 아동들의 수준이 교육과정이 설정한 목표와 어느 정도 부합하는가를 평가하여 교육과정 개선과 교사 교육을 위한 자료를 수집하고 학습지도에 있어서의 문제점을 찾아 본다는 것은 매우 의의있는 일이라고 생각한다. 본 연구는 저학년의 전 영역과 고학년(4,5,6학년)의 산수과 수, 연산 연구의 계속으로서 고학년의 관계, 도형, 축도 영역에서 학습 목표의 성취 수준을 알아보기 위하여, 영역별, 행동목표를 중심으로 검사 문항을 만들었고, 이를 경기도내 3개 지역을 선정하여 검사를 실시하였다. 검사를 통하여 드러난 사실은 다음과 같다. ⑴ 관 계 ⒜ 관계 영역 전반적인 성취 수준은 비교적 낮으며 개인차가 더욱 커진 것으로 나타났다. ⒝ 저학년의 경우와는 반대로 학년이 높아짐에 따라서 성취 수준은 저하되는 것으로 나타내고 있다. ⒞ 대도시 학생들의 성취 수준은 기타지방의 학생들의 성취 수준보다 높으나 읍, 면 단위 소재교 학생들의 수준은 비슷한 것으로 나타났다. ⒟ 언어 사용과 기능에 관한 성취 수준에 비하여 구조 파악과 응용력에 대한 수준이 낮은 것으로 나타났다. ⑵ 도 형 ⒜ 전반적으로 성취 수준이 낮다. ⒝ 학년이 높아 감에 따라 성취 수준이 낮아진다. ⒞ 4학년의 경우 성취 수준이 농촌, 읍, 시의 순으로 높아지고 있으나 5학년에서 6학년으로 학년이 높아 갈수록 읍 소재교의 아동이 타지역의 아동에 비해 성취 수준이 높아지는데 반해 시 소재교의 아동의 성취도가 크게 낮아지고 있다. ⒟ 수학적 언어의 표현 능력이 가장 낮고 다음으로 수학적 구조의 파악 능력이 낮다. ⑶ 측 도 ⒜ 간단한 단위의 사용이나 이에 따른 측정값의 계산은 어느 정도 수준에 이르렀다. ⒝ 측정이나 측정값의 이해에 바탕을 두는 개념의 이해도는 극히 낮은 편이다. ⒞ 학년이 높아질수록 성취도가 낮아진다. ⒟ 도시지역, 읍지역, 면지역 순으로 면지역(농촌, 벽지)이 가장 낮게 나타난다.

컴퓨터 HDD의 LEAD ASSEMBLY 자동화 제조 설비의 설계

성현경 尙志大學校 生産技術硏究所 1997 生産技術論叢 Vol.- No.2

In this paper, we design the automatized manufacturing equipments for lead assembly that transmit data from the head of hard disk drive(HDD) to terminal board in computers. Since the diameter of raw wires is microscopic, it is very difficult to process the lead assembly manufacture manual work. Therefore, we design the step processing for manufacturing equipments of automatized lead assembly. The step processing has 4 step - cutting, stripping, twisting and tubing. The manufacturing equipments of automatized lead assembly designed here is the turn-table type. The turn-table device is rotated by torque of step motor and other devices are fixed. These equipments have an approximate 3 seconds per one products of lead assembly.

전환기의 판소리 문학 담론 : 전통과 탈전통, 근대와 전근대

성현경 西江大學校 人文科學硏究所 1998 人文硏究論集 Vol.26 No.-

전류 모드 CMOS 다치 논리 회로의 구현

成賢慶,韓永煥,沈裁煥 대한전자공학회 2002 電子工學會論文誌-SC (System and control) Vol.39 No.5

In this paper, we present the method transforming the interval functions into the truncated difference functions for multi-variable multi-valued functions and implementing the truncated difference functions to the multiple valued logic circuits with uniform patterns using the current mirror circuits and the inhibit circuits by current-mode CMOS. Also, we apply the presented methods to the implementation of circuits for additive truth table of 2-variable 4-valued MOD(4) and multiplicative truth table of 2-variable 4-valued finite fields GF(4). These circuits are simulated under 2㎛ CMOS standard technology, 15㎂ unit current, and 3.3V power supply voltage using PSpice. The simulation results have shown the satisfying current characteristics. Both implemented circuits using current-mode CMOS have the uniform patterns and the regularity of interconnection. Also, it is expansible for the variables of multiple valued logic functions and are suitable for VLSI implementation. 본 논문에서는 다변수 다치 논리함수에 대하여 구간함수를 절단 차분 함수로 변환하는 방법을 제시하였고, 절단 차분 함수를 전류모드 CMOS에 의한 전류 미러 회로와 금지회로를 사용하여 일정한 패턴을 갖는 다치 논리회로로 구현하는 방법을 제시하였다. 또한 제시한 방법을 2변수 4치 MOD(4) 가산 진리표와 2변수 4치 유한체 GF(4)상의 승산 진리표를 실현하는 회로의 구현에 적용하였다. PSpice 시뮬레이션을 통하여 이 회로들에 대하여 동작특성을 보였다. 회로들의 시뮬레이션은 2㎛ CMOS 표준 기술을 이용하였고, 단위 전류를 15㎂로 하였으며, 전원전압은 3.3V를 사용하였다. 본 논문에서 제시한 전류모드 CMOS에 의해 구현된 회로들은 일정한 패턴, 상호연결의 규칙성을 가지며, 다치 논리함수의 변수의 확장성을 가지므로 VLSI 실현에 적합할 것으로 생각된다.