STM-1 체계의 광통신 수신부 광모듈에 내장하기 위한 리시버 ASIC을 0.65 $\mu\textrm{m}$ 실리콘 CMOS 기술을 이용하여 설계 제작하였다. 제작된 ASIC은 155.52 Mbps 데이터신호 재정형을 위한 제한 증폭...
http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=A106696501
2001
Korean
KCI등재
학술저널
249-254(6쪽)
0
상세조회0
다운로드국문 초록 (Abstract)
STM-1 체계의 광통신 수신부 광모듈에 내장하기 위한 리시버 ASIC을 0.65 $\mu\textrm{m}$ 실리콘 CMOS 기술을 이용하여 설계 제작하였다. 제작된 ASIC은 155.52 Mbps 데이터신호 재정형을 위한 제한 증폭...
STM-1 체계의 광통신 수신부 광모듈에 내장하기 위한 리시버 ASIC을 0.65 $\mu\textrm{m}$ 실리콘 CMOS 기술을 이용하여 설계 제작하였다. 제작된 ASIC은 155.52 Mbps 데이터신호 재정형을 위한 제한 증폭기와 155.52 MHz 시스템 클럭을 추출하기 위한 클럭 복원 회로를 주축으로 구성되어 있다. 또한 이 리시버는 전원이 켜지는 초기 동작 상태에서나 동작 도중 데이터신호가 입력되지 않더라도 155.52 MHz 부근의 클럭 주파수를 유지하여 항상 안정된 동작을 할 수 있게 하기 위한 수렴 보조 회로 및 LOS 감지 회로도 내장하고 있다. 측정 결과 설계된 리시버는 5 mV-1 V의 넓은 입력 전압에 걸쳐 데이터 재정형이 이루어지며, 항상 안정된 클럭을 복원하고 있음을 알 수 있었다.
다국어 초록 (Multilingual Abstract)
A receiver ASIC for fiber optic modules of STM-1 optical communication has been fabricated with 0.65 $\mu\textrm{m}$ CMOS technology. The ASIC has a limit amplifier circuit for the 155.52 Mbps data reshaping, and a clock extraction circuit for the 155...
A receiver ASIC for fiber optic modules of STM-1 optical communication has been fabricated with 0.65 $\mu\textrm{m}$ CMOS technology. The ASIC has a limit amplifier circuit for the 155.52 Mbps data reshaping, and a clock extraction circuit for the 155.52 MHz clock recovery. The ASIC has an acquisition aid and LOS monitoring circuit for properly operation with near 155.52 MHz clock frequency in case of the data loss due to transmission line open or data transfer fail. Measured results show that the circuit reshapes data from 5 mV to 1 V wide range of input voltage condition, add it recovers system clock with stable on any condition.
On the Starvation Period of CDF-Based Scheduling over Markov Time-Varying Channels
Secure Cooperative Sensing Scheme for Cognitive Radio Networks
MMSE Based Nonlinear Precoding for Multiuser MIMO Broadcast Channels with Inter-Cell Interference