RISS 검색 - 국내학술지논문 상세보기

부가정보

국문 초록 (Abstract)

고속 flash ADC를 위하여, Successive Selection Encoder (SSE)라고 명명된 새로운 형태의 TC-to-BC encoder를 제안한다. 기존의 fat tree encoder가 OR 논리에 의하여 동작되는데 반하여, 제안된 SSE는 MUX 논리에 의...

고속 flash ADC를 위하여, Successive Selection Encoder (SSE)라고 명명된 새로운 형태의 TC-to-BC encoder를 제안한다. 기존의 fat tree encoder가 OR 논리에 의하여 동작되는데 반하여, 제안된 SSE는 MUX 논리에 의하여 입력 TC 신호 들 중에서 직접 출력 BC 신호를 선택한다. 제안한 SSE의 구현을 위하여, Logical Effort 방법과 Hynix 0.25um 제조 공정에 의한 실험을 바탕으로 효율적인 SSE의 구현 구조를 정하였다. 이론적 모델과 실험 결과를 보면, SSE가 fat tree encoder에 비하여 (1) one-out-of-n 신호를 발생할 필요가 없고, (2) 사용되는 게이트 수는 약 1/3로 감소하며, (3) 동작속도는 2배 이상 빨라진다. 제안된 SSE는 고속 ADC에 적합한 TC-to-BC encoder로 사용될 수 있다.

다국어 초록 (Multilingual Abstract)

In this paper, a new type of the TC-to-BC encoder for high speed flash ADC's, called the Successive Selection Encoder (SSE), is proposed. In contrast to the conventional fat tree encoder based on OR operations, the W- outputs, in the new design, are obtained directly from TC inputs through simple MUX operations. The detailed structure of the SSE has been determined systematically by the method of the logical effort and the simulation oil Hynix 0.25um process. The theoretical and experimental results show that (1) it is not required to generate one-out-of-n signals, (2) the number of gates is reduced by the factor of 1/3, and (3) the speed is improved more than 2-times, compared to the fat tree encoder. It is speculated that the SSE proposed in this study is an effective solution for bottleneck problems in high speed ADCs.