RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      (HBE-SoC-IPD를 이용한) FPGA 설계이론 및 실습 , VHDL편

      한글로보기

      https://www.riss.kr/link?id=M11756140

      • 저자
      • 발행사항

        대전 : 한백전자, 2008

      • 발행연도

        2008

      • 작성언어

        한국어

      • 주제어
      • KDC

        566.36 판사항(4)

      • DDC

        621.395 판사항(21)

      • ISBN

        9788993327014 93560 : ₩18000

      • 자료형태

        단행본(다권본)

      • 발행국(도시)

        대전

      • 서명/저자사항

        (HBE-SoC-IPD를 이용한) FPGA 설계이론 및 실습, VHDL편 / 저자: 한백전자 기술연구소

      • 형태사항

        333 p. : 삽화 ; 27 cm

      • 총서사항

        System-on-Chip

      • 일반주기명

        Soc는 "System-On-Chip"의 약어임
        IPD는 "Intellectual Property Development"의 약어임

      • 소장기관
        • 국립중앙도서관 국립중앙도서관 우편복사 서비스
      • 0

        상세조회
      • 0

        다운로드
      서지정보 열기
      • 내보내기
      • 내책장담기
      • 공유하기
      • 오류접수

      부가정보

      목차 (Table of Contents)

      • 목차
      • CH 1. 개요 = 1
      • 1. ASIC vs. FPCA = 3
      • 1.1. Gate Array = 5
      • 1.2. Standard Cell = 6
      • 목차
      • CH 1. 개요 = 1
      • 1. ASIC vs. FPCA = 3
      • 1.1. Gate Array = 5
      • 1.2. Standard Cell = 6
      • 1.3. Full Custom IC = 6
      • 1.4. ASSP(Application Specific Standard Products) = 6
      • 1.5. PLD = 7
      • 2. SoC(SYSTEM ON CHIP) 설계 = 8
      • 2.1. SoC에 대하여 = 8
      • 2.2. SoC의 설계 방법론 = 10
      • CH 2. HBE-SOC-IPD = 15
      • 1. HBE-SoC-IPD에 대하여 = 17
      • 2. HBE-SoC-IPD 구성 = 19
      • 2.1. System Architecture = 20
      • 2.2. FPGA Device = 21
      • 2.3. CoreTile Expansion(Tile Site #1) = 21
      • 2.4. Custom board Expansion(Tile site #2, #3) = 21
      • 2.5. Peripheral = 22
      • 2.6. Clock Generator = 22
      • 3. TILE CONNECTION = 23
      • 4. 하드웨어 장치 설명 = 24
      • 4.1. 보드 구성 및 각 부분 명칭 = 24
      • 4.2. FPGA Device = 26
      • 4.3. FPGA Configuration = 27
      • 4.4. Reset Block = 28
      • CH 3. VHDL 기초 = 31
      • 1. VHDL 기초 이론 = 33
      • 1.1. VHDL 정의 = 33
      • 1.2. VHDL 규칙 = 34
      • 2. VHDL 구성과 표현 = 35
      • 2.1. VHDL 구조 = 35
      • 2.2. VHDL 표현 = 40
      • 2.3. VHDL 모델링의 예 = 41
      • 3. VHDL 문법 = 52
      • 3.1. 식별어(identifier), 예약어(reserved word), 주석(comment) = 52
      • 3.2. VHDL 기본 구성 = 54
      • 3.3. 연산자(operator) = 62
      • 3.4. 객체(object) = 69
      • 4. VHDL과 논리 합성 = 73
      • 4.1. 기본 문법 = 74
      • 4.2. 조합논리회로와 순차논리회로 = 80
      • 4.3. State Machine = 84
      • 4.4. 패키지와 component 문 = 90
      • CH 4. 기본 장치 제어 = 97
      • 1. LED 제어 = 99
      • 1.1. 기본 제어 = 99
      • 1.2. Ring counter 예제 설계 = 102
      • 2. KEY PADS 제어 = 104
      • 2.1. 기본 제어 = 104
      • 2.2. Keypads 제어 : 눌린 키에 대한 값을 LED에 display = 106
      • 3. 7-SEGMENT 제어 = 110
      • 3.1. 기본 제어 = 110
      • 3.2. "01234567" Display = 112
      • 3.3. Watch 설계 = 115
      • 4. DOT MATRIX 제어 = 122
      • 4.1. 기본 제어 = 122
      • 4.2. 영문자 Display = 124
      • 4.3. Dot Matrix에 "한백전자" Display = 127
      • 5. TEXT LCD 제어 = 139
      • 5.1. 기본 제어 = 139
      • 5.2. "This is VHDL Text LCD Example" 표시하기 = 145
      • 5.3. Text LCD에 시계 표시하기 = 152
      • 6. PROGRAMMABLE OSCILLATOR(ICS307M-02) 제어 = 167
      • 6.1. 기본 제어 = 167
      • 6.2. 특정 주파수 출력 = 172
      • 7. 그 밖의 장치 설명 = 175
      • 7.1. Button Switch = 175
      • 7.2. Bus Switch = 176
      • CH 5. 응용 회로 설계 = 177
      • 1. ALU 설계 = 179
      • 1.1. ALU = 179
      • 1.2. Multiplier = 182
      • 2. UART 통신 제어 장치 설계 = 184
      • 2.1. 개요 = 184
      • 2.2. UART를 이용한 문자 전송 = 186
      • 3. 모니터 제어 = 197
      • 3.1. 개요 = 197
      • 3.2. Color Bar Print = 202
      • 3.3. 모니터 화면에 도형 그리기 = 209
      • 4. TFT LCD 제어 = 213
      • 4.1. 개요 = 213
      • 4.2. Color Bar Print = 216
      • 4.3. 영상 출력 = 221
      • 5. MICRO PROCESSOR 설계 = 232
      • 5.1. 개요 = 232
      • 5.2. Instruction Set = 233
      • 5.3. VHDL 설계 = 235
      • 5.4. 시뮬레이션 결과 = 255
      • 부록 A. XILINX ISE 사용방법 = 257
      • 1. XILINX ISE FOUNDATION에 대하여 = 259
      • 2. 환경 설정 = 260
      • 3. 로직 설계 및 합성 = 263
      • 4. 프로그램 하기 = 279
      • 부록 B. MODELSIM 사용 방법 = 303
      • 1. TESTBENCH 파일 작성 = 305
      • 2. 시뮬레이션 = 307
      • 부록 C. 핀맵 = 317
      더보기

      분석정보

      View

      상세정보조회

      0

      Usage

      원문다운로드

      0

      대출신청

      0

      복사신청

      0

      EDDS신청

      0

      동일 주제 내 활용도 TOP

      더보기

      이 자료와 함께 이용한 RISS 자료

      나만을 위한 추천자료

      해외이동버튼