본 논문에서는 RC4 스트림 암호 알고리즘을 구현하는 고속 연산 구조를 제안하고, FPGA 구현 결과를 제시하였다. 기존 방식이 긴 초기화 동작이 필요하거나, S-배열 초기화 대기 시간을 제거하...
http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=A76238973
2004
Korean
KCI등재후보
학술저널
123-134(12쪽)
4
0
상세조회0
다운로드국문 초록 (Abstract)
본 논문에서는 RC4 스트림 암호 알고리즘을 구현하는 고속 연산 구조를 제안하고, FPGA 구현 결과를 제시하였다. 기존 방식이 긴 초기화 동작이 필요하거나, S-배열 초기화 대기 시간을 제거하...
본 논문에서는 RC4 스트림 암호 알고리즘을 구현하는 고속 연산 구조를 제안하고, FPGA 구현 결과를 제시하였다. 기존 방식이 긴 초기화 동작이 필요하거나, S-배열 초기화 대기 시간을 제거하기 위해 S-배열을 2개 혹은 3개를 사용하는 구조를 갖는데 비해, 제안한 RC4 스트림 암호 연산 구조는 256-비트 valid-비트 엔트리 방식을 사용하여, S-배열 초기화 동작을 제거하였다. 그리고 RC4 알고리즘을 다양한 응용 분야에 사용될 수 있도록 효율적인 모듈라 연산 하드웨어를 사용하여 40 비트와 128 비트 키를 지원하도록 하였다. 제안한 RC4 스트림 암호 연산 구조를 Xilinx XCV1000E-6H240C FPGA로 구현하였다. 설계된 RC4 프로세서는 40 MHz에서 106 Mbps의 암호 비트 생성율의 성능을 갖고 있으며 WEP 프로세서와 RC4 키 검색 엔진에 적용가능하다.
다국어 초록 (Multilingual Abstract)
In this paper a high speed architecture of the RC4 stream cipher is proposed and its FPGA implementation is presented. Compared to the conventional RC4 designs which have long initialization operation or use double or triple S-arrays to reduce latency...
In this paper a high speed architecture of the RC4 stream cipher is proposed and its FPGA implementation is presented. Compared to the conventional RC4 designs which have long initialization operation or use double or triple S-arrays to reduce latency delay due to S-array initialization phase, the proposed architecture for RC4 stream cipher eliminates the S-array initialization operation using 256-bit valid entry scheme and supports 40/128-bit key lengths with efficient modular arithmetic hardware. The proposed RC4 stream cipher is implemented using Xilinx XCV1000E-6H240C FPGA device. The designed RC4 stream cipher has about a throughput of 106 Mbits/sec at 40 MHz clock and thus can be applicable to WEP processor and RC4 key search processor.
목차 (Table of Contents)
참고문헌 (Reference)
1 "유비쿼터스 네트워크와 시큐리티 고찰" 14 (14): 12-20, 2004.2.
2 "Weakness in the key scheduling algorithm of the RC4" 2001.
3 "Hardware Implementation of the RC4 Stream Cipher" 2003
4 "Hardware Implementation of the Improved WEP and RC4 Encryption Algorithms for Wireless Terminals" 2289-2292, September2000.
5 "Efficient VLSI Implementation of Modulo Addition and Multiplication" 158-167, 1999.
6 "Architectural consideration for cryptographic hardware" 1996.
7 "Applied Cryptography-Protocols, Algorithms and Source Code in C" John Wiley and Sons 1996.
8 "AES Rijndael 블록 암호 알고리듬의 효율적인 하드웨어 구현" 12 (12): 53-64, 2002.4.
9 "A Massively Parallel RC4 Key Search Engine" 13-21, 2002.
10 "A CPLD-Based RC-4 Cracking System" May1999.
1 "유비쿼터스 네트워크와 시큐리티 고찰" 14 (14): 12-20, 2004.2.
2 "Weakness in the key scheduling algorithm of the RC4" 2001.
3 "Hardware Implementation of the RC4 Stream Cipher" 2003
4 "Hardware Implementation of the Improved WEP and RC4 Encryption Algorithms for Wireless Terminals" 2289-2292, September2000.
5 "Efficient VLSI Implementation of Modulo Addition and Multiplication" 158-167, 1999.
6 "Architectural consideration for cryptographic hardware" 1996.
7 "Applied Cryptography-Protocols, Algorithms and Source Code in C" John Wiley and Sons 1996.
8 "AES Rijndael 블록 암호 알고리듬의 효율적인 하드웨어 구현" 12 (12): 53-64, 2002.4.
9 "A Massively Parallel RC4 Key Search Engine" 13-21, 2002.
10 "A CPLD-Based RC-4 Cracking System" May1999.
Observer를 이용한 인증서 검증의 적시성 증대에 관한 연구
학술지 이력
연월일 | 이력구분 | 이력상세 | 등재구분 |
---|---|---|---|
2026 | 평가예정 | 재인증평가 신청대상 (재인증) | |
2020-01-01 | 평가 | 등재학술지 유지 (재인증) | |
2017-01-01 | 평가 | 등재학술지 유지 (계속평가) | |
2013-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2010-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2008-01-01 | 평가 | 등재 1차 FAIL (등재유지) | |
2005-01-01 | 평가 | 등재학술지 선정 (등재후보2차) | |
2004-01-01 | 평가 | 등재후보 1차 PASS (등재후보1차) | |
2003-01-01 | 평가 | 등재후보학술지 선정 (신규평가) |
학술지 인용정보
기준연도 | WOS-KCI 통합IF(2년) | KCIF(2년) | KCIF(3년) |
---|---|---|---|
2016 | 0.41 | 0.41 | 0.43 |
KCIF(4년) | KCIF(5년) | 중심성지수(3년) | 즉시성지수 |
0.45 | 0.4 | 0.508 | 0.04 |