광 대역, 저 이득 CMOS 전압제어 발진기를 적용한 시그마-델타 분수체배 주파수 합성기의 설계

국문 초록 (Abstract)

RF 통신 시스템에서 PLL(Phase locked Loop)기반의 주파수 합성기는 주파수의 상향변환과 하향변환을 담당하는 신호처리의 핵심부품이다. 통신 시장은 채널 자원의 한계로 더욱 좁은 채널 간격을 요구하게 되었고, 이에 따라 넓은 대역폭을 지니면서도 좁은 채널 간격을 형성 하기 위한 Fractional-N방식의 주파수 합성기가 필요하게 되었다. 기술의 발달로 온 칩화 함과 동시에 Tx, Rx단 모두 사용 될 수 있는 VCO(Voltage Controlled Oscillator)는 새로운 연구 대상이 되어왔다. 기존의 switched-capacitors bank LC VCO는 캐패시터의 비에 따라 광 대역 주파수 범위를 나타낼 수 있고 좋은 위상잡음 특성을 지니고 있어 많이 사용되고 있다. 그러나 LC-tank기반의 VCO위상잡음은 spiral 인덕터의 quality factor(Q-factor)에 의존한다. 대부분의 CMOS공정에서 3이상의 높은Q-factor를 얻기는 매우 힘들기 때문에 추가적인 과정이 요구된다. 또한 spiral 인덕터는 보통 200x200 ~ 300x300um2의 많은 칩 면적을 차지함으로써 SoC구현에 많은 어려움이 따른다. 반면에 링 오실레이터는 추가적인 공정없이 쉽게 온 칩화 할 수 있으며 적은 칩 면적을 차지하여 수율의 증가와 소요비용을 줄일 수 있다.
본 논문에서는 적은 VCO의gain을 지니면서도 넓은 주파수 튜닝 범위를 가지는 CMOS VCO를 이용하여 위상잡음 특성이 개선된 Fractional-N주파수 합성기를 제안하였다.
위의 결과들을 해석적인 증명과 함께 시간 및 주파수 영역에서의 Matlab과Verilog-a, Spectre를 이용한 모의 실험을 통하여 그 유용성을 입증하였으며, 표준 CMOS 0.18-㎛ 공정에서 테스트용 칩으로 제작하여 동작 특성을 측정하였다.

다국어 초록 (Multilingual Abstract)

This paper presents a wide-range, low-gain Fractional-N frequency synthesizer whose RF synthesizer operates from 850MHz to 1.2GHz. In order to achieve wideband frequency range, the CMOS voltage-controlled oscillator(VCO) is proposed. The proposed VCO has dual current paths. One is controlled by free running control box and the other one is controlled by PLL feedback loop operation. The proposed frequency synthesizer which was fabricated using Hynix’ 0.18um CMOS process consumes 50uA charge pump current in the 1.8V supply voltage. In the frequency synthesizer the phase noise of -100dBc/Hz at a 500kHz offset, and peak-to-peak jitter of 124ps have been achieved in Simulink and Spectre simulation. In addition, Area efiiciency is also enhanced compare to frequency synthesizer using LC-tank based VCO.

목차 (Table of Contents)

• Ⅰ. 서론 = 2
• Ⅱ. ΣΔ Fractional-N주파수 합성기 = 4
• 1 위상동기 회로의 개념 = 4
• 1.1 위상동기회로의 필요성 = 5
• 1.2 위상동기 회로의 종류 = 8
• 1.3 위상동기 회로의 응용 = 9
• 1.4 위상동기회로에서 자주 사용되는 용어들 = 10
• 2 위상동기회로의 특성 및 동작원리 = 11
• 2.1 주파수 특성 및 안정성 = 11
• 3 위상잡음 및Spurious tone 잡음 = 22
• 4 ΣΔ 분수체 배주파수 합성기의 전체 구조 및 동작원리 = 26
• 4.1 ΣΔ 분수체배 주파수 합성기의 필요성 = 26
• 4.2 분수체배 주파수 합성기의 종류 및 특징 = 27
• Ⅲ. 제안하는 ΣΔ 분수체배 주파수 합성기의 설계 = 39
• 1 제안하는 ΣΔ 주파수 합성기의 필요성과 알고리즘 = 39
• 2 ΣΔ 분수체배 주파수 합성기의 블록 설계 = 42
• 2.1 시그마-델타 변조기의 설계 = 42
• 2.2 광 대역, 저 이득 전압제어 발진기의 설계 = 47
• Ⅳ.제안하는 주파수 합성기의 검증과 제작 = 50
• 1 Top down 설계의 필요성 = 50
• 2 제안하는주파수 합성기의 모의 실험 결과 = 52
• 2.1 시그마-델타변조기의 모의 실험 결과 = 52
• 2.2 광 대역,저 이득 전압제어 발진기의 모의 실험 결과 = 55
• 2.3 주파수합성기의 모의 실험 결과 = 57
• 3 제안하는분수체배 주파수 합성기의 제작 = 65
• 3.1혼성모드레이아웃 기법 = 65
• 3.2디지털블록의 레이아웃 기법 = 66
• Ⅴ. 결론 = 68
• 참고문헌 = 69
• 부록 = 70
• Abstract = 72