DRAM 커패시터의 질화막 내산화성 평가에 관한 연구 = A Study on the Evaluation of Oxidation Resistance of Nitride Films in DRAM Capacitors

국문 초록 (Abstract)

메모리 소자의 커패시터에서 셀 커패시턴스의 향상과 scale down을 위해 유전막으로써 적층형 ONO 구조가 도입되었고 이들의 박막화가 지속적으로 시도되고 있으나 공정 처리 과정에서 많은 문제들이 대두되고 있다. 본 연구에서는 L/L LPCVD를 사용하여 약 10Å의 자연산화막 성장을 억제함으로써 3fF/cell의 정전 용량을 확보할 수 있었다. 또한 유전막의 박막화에 따른 질화막의 이상산화에 미치는 영향을 고찰함으로써 내산화성을 확보할 수 있는 유전막 형성의 안정적인 공정 관리 방법을 제안하였다.

다국어 초록 (Multilingual Abstract)

In order to improve the cell capacitance and scale down in capacitors of semiconductor memory devices, a stacked ONO structure has been introduced as a dielectric layer and thinning of these layers has been attempted continuously. However, many problems have emerged in the manufacturing process. In this study, L/L LPCVD system was used to suppress the growth of natural oxide film of about 10 Å, which was able to secure the capacitance of 3fF / cell. In addition, we investigated the effect of thinning of the dielectric film on the abnormal oxidation of the nitride film, and proposed a stable process control method for forming the dielectric film to ensure oxidation resistance.

목차 (Table of Contents)

• Ⅰ. 서론 Ⅱ. 시료제작 및 실험방법 Ⅲ. 결과 및 논의 Ⅳ. 결론

참고문헌 (Reference)

1 윤운하, "산화막의 질화조건에 따른 트랩 파라미터에 관한 연구" 한국전자통신학회 11 (11): 473-478, 2016

2 정윤근, "메모리 소자의 셀 커패시턴스에 미치는 공정 파라미터 해석" 한국전자통신학회 12 (12): 791-796, 2017

3 S. M. Sze, "VLSI Technology" McGraw-Hill 2002

4 Y. Ohji, "Reliability of nano-meter thick multi-layer dielectric films on polycrystallline silicon" 55-59, 1987

5 S. Mori, "ONO inter-poly dielectric scaling for nonvolatile memory applications" 38 (38): 386-391, 1991

6 H. Kotaki, "Novel Elevated Silicide Source / Drain by Load Lock LPCVD-Si and Advanced Silidation Processing" 839-842, 1993

7 문성열, "A study on Flicker Noise Improvement by Decoupled Plasma Nitridation" 한국전자통신학회 9 (9): 747-752, 2014

8 C. S. Pan, "A scaling methodology for oxide-nitride-oxide interpoly dielectric for EPROM applications" 37 (37): 1439-1443, 1990

9 K. Wu, "A model for EPROM intrinsic charge loss through ONO interpoly dielectric" 145-149, 1990

10 문성열, "A Study on the DC parameter matching according to the shrink of 0.13㎛ technology" 한국전자통신학회 9 (9): 1227-1232, 2014