RISS 검색 - 국내학술지논문 상세보기

국문 초록 (Abstract)

본 논문은 다중 언폴딩 기법을 이용한 고속 SHA-1 해쉬 알고리즘 구현 방법을 제시하였다. 제안된 SHA-1 해쉬 구조는 알고리즘의 반복적인 단계 연산을 언폴딩한 후 연산의 순서를 재 배열하고,...

본 논문은 다중 언폴딩 기법을 이용한 고속 SHA-1 해쉬 알고리즘 구현 방법을 제시하였다. 제안된 SHA-1 해쉬 구조는 알고리즘의 반복적인 단계 연산을 언폴딩한 후 연산의 순서를 재 배열하고, 임계경로에 포함된 연산의 일부를 이전 단계에서 선행연산하여 임계경로의 길이를 줄였다. 제안된 SHA-1 해쉬 구조는 최대 118 ㎒의 동작주파수에서 5.9 Gbps 처리량을 나타낸다. 이는 기존의 SHA-1 보다 전송량이 26% 증가하였고, 회로 크기가 32% 감소하는 결과를 얻었다. 또한 이 논문에서는 여러 개의 SHA-1 모듈을 시스템 레벨에서 병렬로 연결하여 여러 개의 SHA-1을 다중 처리하여 고속화를 할 수 있는 모델을 제안했다. 이 모델은 하나의 SHA-1을 사용하는 것보다 빠르게 데이터를 처리할 수 있고 입력되는 데이터의 최소한의 지연으로 처리 가능하다. 제안된 모델은 입력되는 데이터가 지연 없이 처리 되도록 하기 위해 필요로 하는 SHA-1의 FPGA 수를 구할 수도 있다. 고속화된 SHA-1은 압축된 메시지에 유용하게 사용될 수 있고 모바일 통신이나 인터넷 서비스 등의 강한 보안에 널리 이용가능하다.

다국어 초록 (Multilingual Abstract)

This paper proposes a new high speed SHA-1 architecture using multiple unfolding and pre-computation techniques. We unfolds iterative hash operations to 2 continuos hash stage and reschedules computation timing. Then, the part of critical path is computed at the previous hash operation round and the rest is performed in the present round. These techniques reduce 3 additions to 2 additions on the critical path. It makes the maximum clock frequency of 118 ㎒ which provides throughput rate of 5.9 Gbps. The proposed architecture shows 26% higher throughput with a 32% smaller hardware size compared to other counterparts. This paper also introduces a analytical model of multiple SHA-1 architecture at the system level that maps a large input data on SHA-1 block in parallel. The model gives us the required number of SHA-1 blocks for a large multimedia data processing that it helps to make decision hardware configuration. The hs fospeed SHA-1 is useful to generate a condensed message and may strengthen the security of mobile communication and internet service.

목차 (Table of Contents)

요약
Abstract
Ⅰ. 서론
Ⅱ. SHA-1 해쉬 연산의 고속화 기법
Ⅲ. 시스템 레벨의 SHA-1 병렬 고속화 모델링

요약
Abstract
Ⅰ. 서론
Ⅱ. SHA-1 해쉬 연산의 고속화 기법
Ⅲ. 시스템 레벨의 SHA-1 병렬 고속화 모델링
Ⅲ. 검증 및 결과
Ⅳ. 결론
참고문헌
저자소개

참고문헌 (Reference)

1 Y.K.Lee, "Throughput optimized SHA-1 architecture using unfolding transformation"

2 H.Michail, "Optimizing SHA-1 hash funtion for high throughput with a partial unrolling study"

3 FIPS PUB 180-2, "National Institute of Standards and Technology (NIST)"

4 I.Yiakoumis, "Maximizing the Hash function of authentication code"

5 H.Michail, "Holistic methodology for designing ultra high-speed SHA-1 hashing cryptographic module in hardware"

6 A.Kakarountas, "High speed FPGA impliementation of the SHA-1 hash function"

7 J.Diez, "Hash algorithms for cryptographic protocols:FPGA implementations"

8 N.Skavos, "An ultra high speed architecture for VLSI implementation of Hash function"

9 H.Michail, "A low power and high throughput implementation of the SHA-1 hash function"