마이크로프로세서의 성능에 끼치는 DRAM의 영향에 관한 연구

국문 초록 (Abstract)

최근에 이르러, 임베디드시스템, 이동단말기 뿐만이 아니라 고성능 마이크로프로세서 및 멀티코어프로세서에서 DRAM에 대한 중요성이 날로 증가되고 있다. 이에 발맞추어 산업계와 학계에서 미래의 DRAM에 대한 활발한 연구가 진행되고 있다. 따라서, 모의실험을 통하여 마이크로프로세서의 성능을 평가할 때 보다 정확한 DRAM 모델을 갖추는 것이 중요하다. 본 논문에서는 DRAM 시뮬레이터와 연동할 수 있는 명령어 자취형 (trace-driven) 마이크로프로세서 모의실험기를 개발하였다. 또한, SPEC 2000 벤치마크를 입력으로 모의실험을 수행하여, 싸이클 단위로 정확하게 동작 하는 DD3 모델이 마이크프로세서의 성능에 끼치는 영향을 분석하였다.

다국어 초록 (Multilingual Abstract)

Recently, the importance of DRAM is very significant not only in embedded systems and mobile devices but also in high-end modern microprocessors and multicore processors. To keep up with this, both industry and academia have actively studied various types of future DRAMs. Therefore, accurate DRAM model is requisite when evaluating the microprocessor performance. In this paper, a microprocessor trace-driven simulator which can couple with the cycle-accurate DRAM simulator has been developed. Using SPEC 2000 benchmarks as input, the effect of cycle-accurate DDR3 model on the microprocessor performance has been evaluated.

목차 (Table of Contents)

• 요약
• Abstract
• Ⅰ. 서론
• Ⅱ. DRAM의 모델 및 모의실험기
• 1. DRAM의 모델
• 2. DRAM을 구성하는 유한상태기계의 개요
• 3. DRAM을 구성하는 유한상태기계의 동작원리
• 4. 프로세서 모의실험기
• Ⅲ. 모의실험 환경
• Ⅳ. 모의실험 및 결과
• Ⅴ. 결론
• References

참고문헌 (Reference)

1 이종복, "멀티코어 프로세서의 명령어 자취형 모의실험에 대한 연구" 한국인터넷방송통신학회 12 (12): 9-13, 2012

2 D. Lee, "Tiered-Latency DRAM : A Low Latency and Low Cost DRAM Architecture" 2013

3 T. Austin, "SimpleScalar : An Infrastructure for Computer System Modeling" 35 (35): 59-67, 2002

4 Y. Kim, "Ramulator : A Fast and Extensible DRAM Simulator" 2015

5 JEDEC, "JESD79-3 DDR3 SDRAM Standard"

6 P Rosenfeld, "DRAMSim2: A Cycle Accurate Memory System Simulator" Institute of Electrical and Electronics Engineers (IEEE) 10 (10): 16-19, 2011

7 Y. Kim, "A Case for Exploiting Subarray-Level Parallelism (SALP)" 2012