RISS 검색 - 국내학술지논문 상세보기

부가정보

국문 초록 (Abstract)

본 논문은 SHA-1 암호 알고리즘의 최대 임계 지연과 유사한 연산 지연을 갖는 새로운 고속 SHA-1 파이프라인 구 조를 제안한다. 기존 SHA-1 파이프라인 구조들은 하나의 단계연산 혹은 언폴딩된 ...

본 논문은 SHA-1 암호 알고리즘의 최대 임계 지연과 유사한 연산 지연을 갖는 새로운 고속 SHA-1 파이프라인 구 조를 제안한다. 기존 SHA-1 파이프라인 구조들은 하나의 단계연산 혹은 언폴딩된 단계연산에 기반한 파이프라인 구조 를 갖는다. 파이프라인 실행에 따른 병렬 처리로 성능은 크게 향상되나, 라운드의 모든 단계연산을 언폴딩하였을 때와 비교하여 최대 임계 지연의 크기가 증가한다. 제안한 파이프라인 스테이지 회로는 라운드의 최대 임계 지연을 반복 연 산 수로 나눈 만큼의 지연 시간을 갖도록 구성함으로써, 불필요한 레이턴시 증가를 방지하였다. 실험 결과, 회로크기에 따른 동작속도 비율에서 제안된 SHA-1 파이프라인 구조는 0.99 및 1.62로 기존 구조에 비해 우월함을 증명하였다. 제안 된 파이프라인 구조는 반복 연산을 갖는 다양한 암호 및 신호 처리 회로에 적용 가능할 것으로 기대된다.

다국어 초록 (Multilingual Abstract)

This paper presents a new high-speed SHA-1 pipeline architecture having a computation delay close to the maximum critical path delay of the original SHA-1. The typical SHA-1 pipelines are based on either a hash operation or unfolded hash operations. Their throughputs are greatly enhanced by the parallel processing in the pipeline, but the maximum critical path delay will be increased in comparison with the unfolding of all hash operations in each round. The pipeline stage logics in the proposed SHA-1 has the latency is similar with the result of dividing the maximum threshold delay of a round by the number of iterations. Experimental results show that the proposed SHA-1 pipeline structure is 0.99 and 1.62 at the operating speed ratio according to circuit size, which is superior to the conventional structure. The proposed pipeline architecture is expected to be applicable to various cryptographic and signal processing circuits with iterative operations.

목차 (Table of Contents)

요약
ABSTRACT
1. 서론
2. SHA-1 해쉬 및 성능 향상 기법
2.1. SHA-1 해쉬 알고리즘

요약
ABSTRACT
1. 서론
2. SHA-1 해쉬 및 성능 향상 기법
2.1. SHA-1 해쉬 알고리즘
2.2. 언폴딩 알고리즘
2.3 파이프라인 구조
3. 제안된 SHA-1 파이프라인 구조
4. 시뮬레이션 결과
5. 결론
참고문헌

참고문헌 (Reference)

1 L. Jiang, "Ultra high throughput architectures for SHA-1 Hash algorithm on FPGA" 1 (1): 1-4, 2009

2 Y. Lee, "Throughput optimized SHA-1 architecture using unfolding transformation" 354-359, 2006

3 N. Sklavos, "Networking data integrity: High speed architecture and hardware implementation" 1 (1): 54-59, 2003

4 E. Lee, "Implementation of high-speed SHA-1architecture" 6 : 1174-1179, 2009

5 S. Suhaili, "High throughput evaluation of SHA-1 implementation using unfolding transformation" 11 (11): 3350-3355, 2016

6 H. Michail, "Design and Implementation of totally-self checking SHA-1and SHA-256 hash functions’s architecture" 45 (45): 227-240, 2016

7 N. Sklavos, "An ultra high speed architecture for VLSI implementation of Hash functions" 990 (990): 990-993, 2003

8 H. Michail, "A low-power and high-throughput implementation of the SHA-1Hash function" 23 (23): 23-26, 2005