백플레인용 10Gbps 아날로그 어댑티브 이퀄라이저 = A 10Gb/s Analog Adaptive Equalizer for Backplanes

다국어 초록 (Multilingual Abstract)

Serial links via backplane channels suffer from severe signal integrity problems which are normally caused by channel imperfections, such as flat loss, frequency-dependent loss, reflection, etc. Particularly, the frequency-dependent loss causes ISI (Inter-Symbol-Interference) at signal waveforms. Therefore, adaptive equalizing techniques have been exploited in many products to facilitate the ISI problem. In this paper, we present an analog adaptive equalizer circuit designed in a 0.18㎛ CMOS process. It achieves 10Gb/s data transmission through a long 34-inch backplane channel (or transmission line). The post-layout simulations demonstrate 8psp-p jitter with 10mW power dissipation. The core of the adaptive equalizer occupies the area of 0.56mm2)

국문 초록 (Abstract)

백플레인 채널 시리얼 링크는 심각한 신호왜곡 현상을 겪는다. 특히, 채널 자체의 특성에 의해 발생하는 이득손실, 주파수에 따른 손실, 반사파 등의 불완전성으로 더욱 심해진다. 이 중 주파수에 따른 손실의 경우 신호파형에 ISI를 일으키므로, 이를 줄이기 위해 어댑티브 이퀄라이저 회로를 사용한다. 본 논문에서는 0.18um CMOS공정을 이용하여 구현한 아날로그 형태의 10Gb/s 어댑티브 이퀄라이저 회로를 소개한다. 제안한 이퀄라이저 회로는 34인치의 긴 백플레인 채널 (혹은 트랜스미션 라인)의 불완전성에도 불구하고, 매우 높은 동작속도 (10Gb/s)를 유지한다. 포스트 레이아웃 시뮬레이션 결과, 제안한 회로는 10mW의 전력소모와 8psp-p의 지터 특성을 가지며, 0.56mm2의 칩 사이즈를 갖는다.

참고문헌 (Reference)

1 "ISSCC Dig. of Tech. Papers" 482-483,

2 "FIR Filter Optimization as Pre-Emphasis of High-Speed Backplane Data Transmission" 40 :

3 "Equalization and Clock Recovery for a 2.5-10Gb/s 2-PAM/4-PAM Backplane Transceiver Cell" 38 : 2121-2130,

4 "Electrical and Jitter Interoperability agreement for 6+Gbps and 11+Gbps I/O" 104-08, opticalinterconnectforum-contributionoif2004

5 "Convergence Analysis of the Cascade Second-Order Adaptive Line Equalizer" 53 (53): 507-511,

6 "A Low Power and Small Area Analog Adaptive Line Equalization 100-Mbps Data Rate on UTP Cable IEICE Transaction on Electronics" e87-c :