본 논문에서는 인덕티브 커플링 송수신 회로를 위한 효과 적인 신호 전달 기법을 제안하기 위하여 인덕티브 커플링 채널과 기존의 신호 전달 기법들을 분석 하였다. 신호 전달 기법을 공정...
http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=A82636936
2011
Korean
569
KCI등재
학술저널
17-22(6쪽)
3
0
상세조회0
다운로드국문 초록 (Abstract)
본 논문에서는 인덕티브 커플링 송수신 회로를 위한 효과 적인 신호 전달 기법을 제안하기 위하여 인덕티브 커플링 채널과 기존의 신호 전달 기법들을 분석 하였다. 신호 전달 기법을 공정...
본 논문에서는 인덕티브 커플링 송수신 회로를 위한 효과 적인 신호 전달 기법을 제안하기 위하여 인덕티브 커플링 채널과 기존의 신호 전달 기법들을 분석 하였다. 신호 전달 기법을 공정히 비교하기 위하여 새로운 성능 비교 지수를 소개하고 이를 토대로 비교 결과를 산출할 시 NRZ 신호 전달 기법이 기존에 제안 되었던 BPM 신호 전달 기법보다 더 우수함을 나타내었다. 모의실험은 CMOS 0.13μm 공정을 이용하여 송수신 회로를 설계하였으며 인덕터는 칩 내 spiral 인덕터를 가정하여 모델링 하였다.
다국어 초록 (Multilingual Abstract)
To propose effective signaling scheme for inductive coupling link, inductive coupling channel and signaling schemes are analyzed. For fair comparison of various signaling schemes, a signal quality factor (Qsignal) is introduced and the NRZ signal sche...
To propose effective signaling scheme for inductive coupling link, inductive coupling channel and signaling schemes are analyzed. For fair comparison of various signaling schemes, a signal quality factor (Qsignal) is introduced and the NRZ signal scheme shows better signal quality factor than BPM signaling schemes. For simulation, the transmitter for inductive coupling link is designed with 0.13μm CMOS process and the inductor is modeled as spiral inductor in chip.
목차 (Table of Contents)
참고문헌 (Reference)
1 J. Burns, "Three-dimensional integrated circuits for low-power,high-bandwidth systems on a chip" 268-269, 2001
2 N. Miura, "Analysis and design of inductive coupling and transceivercircuit for inductive inter-chip wireless superconnect" 40 (40): 2005
3 N. Miura, "An 8Tb/s 1pJ/b 0.8mm2/Tb/s QDR Inductive-Coupling Interface Between 65nm CMOS GPU and 0.1μm DRAM" IEEE ISSCC Dig. 436-438, 2010
4 K. Kanda, "A 1.27 Gb/s/ch 3 mW/pin wireless superconnect(WSC) interface scheme" IEEE ISSCC Dig. 186-187, 2003
5 Noriyuki Miura, "A 1 Tb/s 3 W Inductive-Coupling Transceiver for 3D-Stacked Inter-Chip Clock and Data Link" 42 (42): 2007
1 J. Burns, "Three-dimensional integrated circuits for low-power,high-bandwidth systems on a chip" 268-269, 2001
2 N. Miura, "Analysis and design of inductive coupling and transceivercircuit for inductive inter-chip wireless superconnect" 40 (40): 2005
3 N. Miura, "An 8Tb/s 1pJ/b 0.8mm2/Tb/s QDR Inductive-Coupling Interface Between 65nm CMOS GPU and 0.1μm DRAM" IEEE ISSCC Dig. 436-438, 2010
4 K. Kanda, "A 1.27 Gb/s/ch 3 mW/pin wireless superconnect(WSC) interface scheme" IEEE ISSCC Dig. 186-187, 2003
5 Noriyuki Miura, "A 1 Tb/s 3 W Inductive-Coupling Transceiver for 3D-Stacked Inter-Chip Clock and Data Link" 42 (42): 2007
SSD 성능 향상을 위한 DRAM 버퍼 데이터 처리 기법
SIMD 프로그래머블 통합 셰이더를 위한 제어 유닛 설계 및 구현
RISC 프로세서의 디버거를 위한 변형된 JTAG 설계
dB-선형적 특성을 가진 GPS 수신기를 위한 CMOS 가변 이득 증폭기
학술지 이력
연월일 | 이력구분 | 이력상세 | 등재구분 |
---|---|---|---|
2014-01-21 | 학회명변경 | 영문명 : The Institute Of Electronics Engineers Of Korea -> The Institute of Electronics and Information Engineers | |
2012-09-01 | 평가 | 학술지 통합(등재유지) | |
2011-01-01 | 평가 | 등재학술지 유지(등재유지) | |
2009-01-01 | 평가 | 등재학술지 유지(등재유지) | |
2007-10-04 | 학술지명변경 | 한글명 : 전자공학회논문지 - SD</br>외국어명 : SemiconductorandDevices | |
2007-01-01 | 평가 | 등재학술지 유지(등재유지) | |
2005-01-01 | 평가 | 등재학술지 유지(등재유지) | |
2002-07-01 | 평가 | 등재학술지 선정(등재후보2차) | |
2000-01-01 | 평가 | 등재후보학술지 선정(신규평가) |