초미세 CMOS 공정에서의스위칭 및 누설전력 억제 SRAM 설계 = Switching and Leakage-Power Suppressed SRAM for Leakage-Dominant Deep-Submicron CMOS Technologies

다국어 초록 (Multilingual Abstract)

A new SRAM circuit with row-by-row activation and low-swing write schemes is proposed to reduce switching power of active cells as well as leakage one of sleep cells in this paper. By driving source line of sleep cells by VSSH which is higher than VSS, the leakage current can be reduced to 1/100 due to the cooperation of the reverse body-bias, Drain Induced Barrier Lowering (DIBL), and negative VGS effects. Moreover, the bit line leakage which may introduce a fault during the read operation can be eliminated in this new SRAM. Swing voltage on highly capacitive bit lines is reduced to VDD-to-VSSH from the conventional VDD-to-VSS during the write operation, greatly saving the bit line switching power. Combining the row-by-row activation scheme with the low-swing write does not require the additional area penalty. By the SPICE simulation with the Berkeley Predictive Technology Modes, 93% of leakage power and 43% of switching one are estimated to be saved in future leakage-dominant 70-nm process. A test chip has been fabricated using 0.35-μm CMOS process to verify the effectiveness and feasibility of the new SRAM, where the switching power is measured to be 30% less than the conventional SRAM when the I/O bit width is only 8. The stored data is confirmed to be retained without loss until the retention voltage is reduced to 1.1V which is mainly due to the metal shield. The switching power will be expected to be more significant with increasing the I/O bit width.

국문 초록 (Abstract)

본 논문에서는 누설전력 소비뿐만 아니라 스위칭 전력 소비를 동시에 줄일 수 있는 새로운 저전력 SRAM 회로를 제안한다. 제안된 저전력 SRAM은 대기모드와 쓰기동작에서는 셀의 소스라인 전압을 VSSH로 증가시키고 읽기동작에서만 소스라인 전압을 다시 VSS가 되도록 동적으로 조절한다. SRAM 셀의 소스라인 전압을 동적으로 조절하면 reverse body-bias 효과, DIBL 효과, 음의 VGS 효과를 이용하여 셀 어레이의 누설전류를 1/100 까지 감소시킬 수 있다. 또한 누설전류를 억제하기 위해 사용된 소스라인 드라이버를 이용하여 SRAM의 쓰기동작에서 비트라인 전압의 스윙 폭을 VDD-to-VSSH로 감소시킴으로써 SRAM의 write power를 대폭 감소시킬 수 있고 쓰기동작 중에 있는 셀들의 누설 전류 소비도 동시에 줄일 수 있다. 이를 위해 새로운 write driver를 사용하여 low-swing 쓰기동작 시 성능 감소를 최소화하였다. 누설전력 소비 감소 기법과 스위칭 전력 소비 감소 기법을 동시에 사용함으로써 제안된 SRAM은 특히 미래의 큰 누설전류가 예상되는 70-nm 이하 급 초미세 공정에서 유용할 것으로 예측된다. 70-nm 공정 파라미터를 이용해서 시뮬레이션 한 결과 누설전력 소비의 93%와 스위칭 전력 소비의 43%를 줄일 수 있을 것으로 보인다. 본 논문에서 제안된 저전력 SRAM의 유용성과 신뢰성을 검증하기 위해서 0.35-μm CMOS 공정에서 32x128 bit SRAM이 제작 및 측정되었다. 측정 결과 기존의 SRAM에 비해 스위칭 전력이 30% 적게 소비됨을 확인하였고 사용된 메탈 차폐 레이어로 인해서 VDD-to-VSSH 전압이 약 1.1V 일 때까지 오류 없이 동작함을 관측하였다. 본 논문의 SRAM 스위칭 전력감소는 I/O의 bit width가 증가하면 더욱 더 중요해질 것으로 예상할 수 있다.

참고문헌 (Reference)

1 "http://www-device.eecs.berkeley.edu/-ptm"

2 K. Kanda, "Two Orders of Magnitude Reduction of Low Voltage SRAM's by Row -by-Row Dynamic VDD Control Proceedings of IEEE International ASIC/SOC Conference Rochester in USA" Rochester in USA 381-385, 2002.

3 K. Min, "Row- by-Row switching Source-Line Voltage Control (RRDSV) Scheme for Two orders of Magnitude Leakage Current Reduction of Sub- 1-V-VDD SRAM's" 66-71, 2003.

4 T. Sakurai, "Perspectives on power-aware electronics" 26-29, 2003.

5 H. Choi, "Leakage and Switching Power Saving Scheme For Low-Power SRAMs in sub-70nm Leakage-Dominant VLSI Era" 1 : 497-498, 2005.

6 H. Choi, "Leakage and Switching Power Saving Scheme For Low-Power SRAMs in sub-70nm Leakage-Dominant VLSI Era" 1 : 497-498, 2005.

7 S. Borkar, "Design challenges of technology scaling" 19 (19): 23-29, 1999.

8 K. Agarwal, "A bit line leakage compensation scheme for low-voltage SRAM's" 36 (36): 726-734, 2001.

9 S. Hattori, "90% write power saving SRAM using sense-amplifying memory cell" Kyoto in Japan 46 (46): 2002.