RISC-V SoC의 커스텀 IP용 인터페이스를 이용한 캐시 부채널 공격 = Cache Side-Channel Attacks Exploiting the RISC-V Coprocessor Interface on an SoC Platform

국문 초록 (Abstract)

현재 System-on-Chip(SoC)은 다양한 서드파티 IP를 활용하여 설계된다. 외부 공급자로부터 제공된 커스텀 IP는 내부적으로 검증하기 어렵기 때문에 악의적인 공급자가 삽입한 하드웨어 트로이목마에 의해 심각한 보안 위협이 될 수 있다. 본 논문은 최근 주목받고 있는 RISC-V 오픈소스 SoC 플랫폼에서 보조프로세서를 위한 명령어 전달에 사용되는 RoCC 인터페이스를 이용한 캐시 부채널 공격 시나리오를 제시한다. 본 논문에서는 공격자가 RoCC 명령어를 통해 커스텀 IP 내부의 악의적인 메모리 접근 로직을 제어함으로써 Flush+Reload 형태의 캐시 부채널 공격을 효과적으로 수행할 수 있음을 입증했다. 이 방법은 기존 캐시 부채널 공격 방법보다 9.4배 빠르게 플러시 단계가 가능하여 공격자가 좀 더 수월하게 기밀 정보를 유출할 수 있다. 이 논문은 이러한 공격 시나리오를 통해 오픈소스 프로세서를 사용하는 SoC 설계에서 하드웨어 보안 공격에 대비한 방어 전략의 필요성을 제안한다.

다국어 초록 (Multilingual Abstract)

A modern System-on-Chip (SoC) incorporates multiple third-party intellectual properties (IPs) provided by external vendors. Such third-party IPs can be vulnerable to security attacks exploiting hardware Trojans. Namely, attackers may include malicious hardware logic that can perform unauthorized operations within a third-party coprocessor. In this paper, we present a cache side-channel attack scenario that exploits the coprocessor interface, called RoCC, in a RISC-V open-source SoC platform. We demonstrate that attackers can effectively execute a Flush+Reload type cache side-channel attack by activating a malicious memory access logic in a custom IP exploiting RoCC instructions. Our evaluation exhibits the proposed attack can perform flush operations 9.4 times faster than traditional cache side-channel attack methods. This paper highlights the need for defense mechanisms against hardware security attacks in SoC design utilizing open-source processors.