실시간 COFDM시스템을 위한 효율적인 구조를 갖는 비터비 디코더 설계 = The viterbi decoder implementation with efficient structure for real-time Coded Orthogonal

국문 초록 (Abstract)

디지털 멀티미디어 방송(DMB)은 대용량의 멀티미디어 정보를 무선환경의 이동체에 전송하기 위해 제안된 방식이다. 이러한 멀티미디어 서비스를 제공하기 위해 DMB시스템은 COFDM 변조방식을 사용하여 다중 경로 페이딩 현상을 극복하고, 동시에 강력한 채널오류 정정 능력을 필요로 한다. DMB 수신기를 위한 비터비 디코더(구속장 7, code rate 1/4)는 가변 부호화된 데이터의 복호화를 수행해야 하고, 방송시스템이므로 실시간으로 동작하기 위해서 효율적인 구조를 가져야 한다. 따라서 DMB시스템을 위한 비터비 디코더를 구현하기 위해서는 복호화 과정을 고속으로 수행할 수 있는 별도의 전용 하드웨어 모듈을 설계하는 것이 바람직하다. 본 논문에서는 많은 연산량을 효율적으로 줄일 수 있는 결합된 Add-Compare-Select(ACS)와 Path Metric Normalization(PMN)구조를 새롭게 제안하고자 한다. PMN구조에서의 단점인 comparison tree에 의한 임계 경로(critical path)의 문제를 고정치(fixed value)에 의한 선택 알고리즘을 적용함으로써 고속 동작이 가능하게 하였고, ACS구조에서는 분할 기법(decomposition method)과 선계산(pre-computation)을 이용하여 덧셈기, 비교기, 표준화기의 복잡도를 줄일 수 있도록 하였다. 시뮬레이션 결과 펑처드 비터비 디코더는 일반적인 구조를 적용했을 때 보다 면적 3.78%, 전력소모 12.22%, 최대 게이트 지연 23.80%의 감소율을 보였다.

다국어 초록 (Multilingual Abstract)

Digital Multimedia Broadcasting(DMB) is a reliable multi-service system for reception by mobile and portable receivers. DMB system allows interference-free reception under the conditions of multipath propagation and transmission errors using COFDM modulation scheme, simultaneously, needs powerful channel error's correction ability. Viterbi Decoder for DMB receiver uses punctured convolutional code and needs lots of computations for real-time operation. So, it is desired to design a high speed and low-power hardware scheme for Viterbi decoder. This paper proposes a combined add-compare-select(ACS) and path metric normalization(PMN) unit for computation power. The proposed PMN architecture reduces the problem of the critical path by applying fixed value for selection algorithm due to the comparison tree which has a weak point from structure with the high-speed operation. The proposed ACS uses the decomposition and the pre-computation technique for reducing the complicated degree of the adder, the comparator and multiplexer. According to a simulation result, reduction of area 3.78%, power consumption 12.22%, maximum gate delay 23.80% occurred from punctured viterbi decoder for DMB system.

참고문헌 (Reference)

1 "이동 통신용 모뎀의 VLSI 설계" 대영사 235-305, 2001.

2 "The Viterbi Algorithm" 61 : 268-278, mar1973.

3 "Radio Broadcasting System" May1997.

4 "Memory Efficient Pipelined Viterbi Decoder with Look-ahead Trace Back" 2 : 769-772, Sept2001.

5 "Low-Power Viterbi Decoder for CDMA Mobile Terminals" 33 (33): mar1998.

6 "High-rate punctured convolutional codes for soft decision Viterbi decoding" com-32 : 315-319, mar1984.

7 "Digital Communications Fundamentals and Applications" Prentice-Hall 381-429, 1989.

8 "Architectural tradeoffs for survivor sequence memory management in Viterbi decoders" 41 (41): 425-429, mar1993.

9 "An Alternative to Metric Rescaling in Viterbi Decoders" 37 : 1220-1222, nov1989.

10 "A New Architecture for the Fast Viterbi Algorithm" 51 : 1624-1628, oct2003.

11 "A Fast Maximum-Likelihood Decoder for Convolutional Codes" 7803-7467, mar2002.