Floating-Body기술을 이용한 낮은 트리거 전압을 갖는 GCNMOS 기반의 ESD 보호회로에 관한 연구 = A Study on GCNMOS-based ESD Protection Circuit Using Floating-Body Technique With Low Trigger Voltage

국문 초록 (Abstract)

본 논문에서는 Floating기술을 이용한 GCNMOS 기반의 ESD(Electrostatic Discharge)보호회로를 제안한다. 제안된 보호회로의 특성 분석을 위해서 시놉시스사의 TCAD 시뮬레이션을 이용하였으며 기존의 GGNMOS, GCNMOS와 비교 분석하였다. 제안된 보호회로는 Gate coupling과 Body floating기술을 적용하였으며 기존 ESD보호회로인 GGNMOS, GCNMOS와 비교하여 더 낮은 4.86V의 트리거 전압 및 1.47ns의 짧은 턴-온 타임 특성을 갖는다.

다국어 초록 (Multilingual Abstract)

In this paper, a structure of GCNMOS based ESD protection circuit using floating-body technique is proposed. TCAD simulation of Synopsys was used to compare with the conventional GGNMOS and GCNMOS. Compared with the conventional GCNMOS, the proposed ESD protection circuit has lower trigger voltage and faster turn-on-time than conventional circuit because of the added NMOSFET. In the simulation result, the triggering voltage of the proposed ESD protection circuit is 4.86V and the turn-on-time is 1.47ns.

목차 (Table of Contents)

• Abstract
• 요약
• Ⅰ. 서론
• Ⅱ. 본론
• Ⅲ. 결론
• References

참고문헌 (Reference)

1 정진우, "낮은 순방향 전압 강하와 높은 래치-업 특성을 갖는 이중-에미터 구조의 LIGBT에 관한 분석" 한국전기전자학회 15 (15): 164-170, 2011

2 이주영, "SCR, MVSCR, LVTSCR의 Turn-on time 및 전기적 특성에 관한 연구" 한국전기전자학회 20 (20): 295-298, 2016

3 Ming-Dou Ker, "Investigation and Design of On-Chip Power-Rail ESD Clamp Circuits Without Suffering Latchup-Like Failure During System-Level ESD Test" Institute of Electrical and Electronics Engineers (IEEE) 43 (43): 2533-2545, 2008

4 송보배, "Highly Robust AHHVSCR-Based ESD Protection Circuit" 한국전자통신연구원 38 (38): 272-279, 2016

5 O. Quittard, "ESD protection for high-voltage CMOS technologies" 77-86, 2006