본 논문에서는 5.2 GHz에서 입력 신호의 크기에 따라 효율적으로 동작하는 저잡음 증폭기를 0.18 um CMOS 공정을 이용하여 설계하였다. 제안된 회로는 궤환 회로와 2단 저잡음 증폭기로 구성되어 ...
http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=A103726899
이원태 (고려대학교) ; 정지채 (고려대학교) ; Lee, Won-Tae ; Jeong, Ji-Chai
2010
Korean
Feedback ; IVE Circuit ; ADC ; Storage ; LNA
KCI등재
학술저널
53-60(8쪽)
0
0
상세조회0
다운로드국문 초록 (Abstract)
본 논문에서는 5.2 GHz에서 입력 신호의 크기에 따라 효율적으로 동작하는 저잡음 증폭기를 0.18 um CMOS 공정을 이용하여 설계하였다. 제안된 회로는 궤환 회로와 2단 저잡음 증폭기로 구성되어 ...
본 논문에서는 5.2 GHz에서 입력 신호의 크기에 따라 효율적으로 동작하는 저잡음 증폭기를 0.18 um CMOS 공정을 이용하여 설계하였다. 제안된 회로는 궤환 회로와 2단 저잡음 증폭기로 구성되어 있으며, 궤환 회로의 경우 7개의 함수 블록으로 구성되어 있다. 본 논문에서는 변화되는 신호 전압을 감지하는 것과 이전 상태를 기억하는 저장 회로에 초점을 두어 불필요한 전력 소비를 제거하였다. 기억 기능 특성을 갖는 궤환 회로의 출력값을 이용하여 통제되는 저잡음 증폭기는 11.39 dB에서 22.74 dB까지 변하며, 최고 이득 모드일 때 잡음 지수가 최적화 되도록 설계되었다. 변환 저잡음 증폭기는 1.8 V의 공급 전압에 대해서 5.68~6.75 mW를 소비한다.
다국어 초록 (Multilingual Abstract)
This paper presents a novel gain control system composed of a feedback circuit, Two stage Low Noise Amplifier (LNA) using 0.18 um CMOS technology for 5.2 GHz. The feedback circuit consists of the seven function blocks: peak detector, comparator, ADC, ...
This paper presents a novel gain control system composed of a feedback circuit, Two stage Low Noise Amplifier (LNA) using 0.18 um CMOS technology for 5.2 GHz. The feedback circuit consists of the seven function blocks: peak detector, comparator, ADC, IVE(Initial Voltage Elimination) circuit, switch, storage, and current controller. We focus on detecting signal and designing storage circuit that store the previous state. The power consumption of the feedback circuit in the system can be reduced without sacrificing the gain by inserting the storage circuit. The adaptive front-end system with the feedback circuit exhibits 11.39~22.74 dB gain, and has excellent noise performance at high gain mode. Variable gain LNA consumes 5.68~6.75 mW from a 1.8 V supply voltage.
참고문헌 (Reference)
1 W.Song,, "High frequency/high dynamic range CMOS VGA" 35 : 1096-1098, 2000
2 H. O. Elwan, "Digitally programmable decibel-linear CMOS VGA for low-power mixed signal applications" 47 (47): 388-398, 2000
3 K.Han, "Complete high-frequency thermal noise modeling of short-channel MOSFETs and design of 5.2 GHz low noise amplifier" 40 : 726-735, 2005
4 T. Kien, "CMOS low noise amplifier design optimization technique" 52 (52): 1433-1442, 2004
5 R. Barker, "CMOS Circuit Design Layout Simulation"
6 A.Vallese, "Analysis and design of an integrated notch filter for the rejection of interence in UWB system" 44 : 331-343, 2009
7 A.Bevilacqua, "An ultra-wide-band CMOS LNA for 3.1 to 10.6 GHz wireless reciver"
8 J.Hu,L.Ragan, "A fully integrated variable gain 5.75 GHz LNA with on chip active balun for WLAN" 55 (55): 388-398, 2008
9 C.Cha, "A 5.2-GHz LNA in 0.35 um CMOS utilizing inter-stage series resonance and optimizing the substrate resistance" 38 : 669-672, 2003
10 F.Piazza,, "A 2 mA/3 V 71 MHz IF amplifier in 0.4 um CMOS programmable over range"
1 W.Song,, "High frequency/high dynamic range CMOS VGA" 35 : 1096-1098, 2000
2 H. O. Elwan, "Digitally programmable decibel-linear CMOS VGA for low-power mixed signal applications" 47 (47): 388-398, 2000
3 K.Han, "Complete high-frequency thermal noise modeling of short-channel MOSFETs and design of 5.2 GHz low noise amplifier" 40 : 726-735, 2005
4 T. Kien, "CMOS low noise amplifier design optimization technique" 52 (52): 1433-1442, 2004
5 R. Barker, "CMOS Circuit Design Layout Simulation"
6 A.Vallese, "Analysis and design of an integrated notch filter for the rejection of interence in UWB system" 44 : 331-343, 2009
7 A.Bevilacqua, "An ultra-wide-band CMOS LNA for 3.1 to 10.6 GHz wireless reciver"
8 J.Hu,L.Ragan, "A fully integrated variable gain 5.75 GHz LNA with on chip active balun for WLAN" 55 (55): 388-398, 2008
9 C.Cha, "A 5.2-GHz LNA in 0.35 um CMOS utilizing inter-stage series resonance and optimizing the substrate resistance" 38 : 669-672, 2003
10 F.Piazza,, "A 2 mA/3 V 71 MHz IF amplifier in 0.4 um CMOS programmable over range"
11 D. K. Shaeffer, "A 1.5 V, 1.5 GHz CMOS low noise amplifier" 32 : 745-759, 1997
PAPR 감소와 효과적 채널 추정을 위한 SC-FDMA 통신 시스템의 파이럿 배치 방법
U-형 접지면 상에 배치된 평판형 역 F 안테나 구조를 이용한 휴대폰 단말기의 무선 성능 개선
5.2 ㎓ 대역에서 동작하는 기억 기능 특성을 갖는 궤환 회로를 이용한 변환 이득 저잡음 증폭기 설계
개선된 바랙터 결합 선로를 이용한 Ku-Band 헤어핀 발진기 설계
학술지 이력
연월일 | 이력구분 | 이력상세 | 등재구분 |
---|---|---|---|
2027 | 평가예정 | 재인증평가 신청대상 (재인증) | |
2021-01-01 | 평가 | 등재학술지 유지 (재인증) | |
2018-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2015-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2011-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2009-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2008-04-08 | 학술지명변경 | 외국어명 : The Journal Of The Korea Electromagnetic Engineering Society -> The Journal Of Korean Institute of Electromagnetic Engineering and Science | |
2007-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2004-01-01 | 평가 | 등재학술지 선정 (등재후보2차) | |
2003-01-01 | 평가 | 등재후보 1차 PASS (등재후보1차) | |
2002-01-01 | 평가 | 등재후보학술지 유지 (등재후보1차) | |
2000-07-01 | 평가 | 등재후보학술지 선정 (신규평가) |
학술지 인용정보
기준연도 | WOS-KCI 통합IF(2년) | KCIF(2년) | KCIF(3년) |
---|---|---|---|
2016 | 0.2 | 0.2 | 0.17 |
KCIF(4년) | KCIF(5년) | 중심성지수(3년) | 즉시성지수 |
0.15 | 0.13 | 0.363 | 0.1 |