임베디드 RISC 코어의 성능 및 전력 개선 = Performance and Power Consumption Improvement of Embedded RISC Core

국문 초록 (Abstract)

본 논문에서는 임베디드 RISC 코어의 성능 및 전력 소모 개선을 위해 동적 분기예측 구조, 4원 집합연관 캐쉬 구조, ODC 연산을 이용한 클록 게이팅 기법을 제시한다. 동적 분기 예측 구조는 분기 명령에 대해 다음에 실행될 명령에 대한 예측 주소를 저장하는 BTB (Branch Target Buffer)를 사용한다. 4원 집합연관 캐쉬는 네 개의 메모리 블록을 한 개의 캐쉬 블록에 사상되는 구조로서 직접사상 캐쉬에 비해 접근 실패율이 낮고 라인 교체 방식으로 Pseudo-LRU 방식을 채택하여 LRU 정보를 저장하는 비트 수를 감소시킨다. ODC를 이용한 클록게이팅 기법은 논리합성 개념인 무관조건의 입출력 ODC 조건을 찾아 클록 게이팅 로직을 삽입함으로써 동적 소비전력을 줄인다. 제시한 구조들을 임베디드 RISC 코어인 OpenRISC 코어에 적용하여 성능을 측정한 결과, 기존 OpenRISC 코어 대비 실행시간이 약 29% 향상 되었고, Chartered $0.18{\mu}m$ 라이브러리를 이용하여 동적 전력을 측정한 결과, 기존 OpenRISC 코어 대비 소비전력이 16% 이상 감소하였다.

다국어 초록 (Multilingual Abstract)

This paper presents a branch prediction algorithm and a 4-way set-associative cache for performance improvement of embedded RISC core and a clock-gating algorithm using ODC (Observability Don't Care) operation to improve the power consumption of the core. The branch prediction algorithm has a structure using BTB(Branch Target Buffer) and 4-way set associative cache has lower miss rate than direct-mapped cache. Pseudo-LRU Policy, which is one of the Line Replacement Policies, is used for decreasing the number of bits that store LRU value. The clock gating algorithm reduces dynamic power consumption. As a result of estimation of performance and dynamic power, the performance of the OpenRISC core applied the proposed architecture is improved about 29% and dynamic power of the core using Chartered $0.18{\mu}m$ technology library is reduced by 16%.

참고문헌 (Reference)

1 이종익, "캐쉬 메모리에서 True-LRU 알고리즘과 Pseudo-LRU 알고리즘의 성능 비교" 23 (23): 1148-1160, 1996

2 Hongkyun Jung, "The Design of Cache Architecture in 32-bit RISC for the Performance Improvement" 308-309, 2007

3 Damjan Lampret, "OpenRISC1200 IP Core Specification Revision 0.7"

4 Damjan Lampret, "OpenRISC1000 Architecture Manual" 2003

5 김형준, "OpenRISC 프로세서의 저전력 설계와 성능 개선" 79-81, 2008

6 Christian Piguet, "Low-Power CMOS Circuits" CRC Press 2006

7 Nikitas Alexandridis, "Design of Microprocessor based systems" Prentice Hall 1993

8 Lee, J.K.F., "Branch Prediction Strategies and Branch Target Buffer Design" 17 (17): 6-22, 1984

9 Pietro Babighian, "A Scalable Algorithm for RTL Insertion of Gated Clocks Based on ODCs Computation" 24 (24): 29-42, 2005