조합논리회로의 결함검출 = Fault Detection in Comvinational Circuits

다국어 초록 (Multilingual Abstract)

In this paper, the problem of finding tests to detect faults in combinational logic circuits is considered. At first, the method of fault detection in fan-out-free irredundant circuits is derived, and the result is extended to the fan-out redundant circuits. A fan-out circuit is decomposed into a set of fan-out-free subcircuits by cutting the lines at the internal fan-out points, and the minimal detecting test. sets for each subcircuit are found separately. And then, the compatible tests from each test set are combined maximally into composite tests to generate primary input binary vectors. By this procedure. the minimal complete test sets for reconvergent fan-out circuits are easily found and the detectable and undetectable faults are also classified clearly.

국문 초록 (Abstract)

본논문에서는 조합논리회로의 결함검출에 관한 문제를 취급하였는데 먼저 fan-out가 없는 회로에 대한 결함검출방법을 논하고 이 방법을 fan-out가 있는 회로에 확장하였다. Fan-out가 있는 회로에서는 내부 fan-out점을 전후하여 fan-out가 없는 부분회로로 분리구분하고 우선 각 부분회로에 대한 최소테스트집합을 구한다. 다음에 각 부분테스트집합사이에서 최대한으로 병립가능한 테스트를 조합하여 전체회로에 대한 종합적인 입력테스트벡터를 구한다. 이와같은 절차에 의하면 테스트수가 최소인 완전테스트집합이 용이하게 구해질 뿐만 아니라 검출가능한 결함 및 불가능한 결함이 명확하게 판가름 된다.