RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      KCI등재후보

      클록 데이터 복원 회로가 없는 보조채널을 이용한 양방향 통신 = Bidirectional Communication using Auxiliary Channel without CDR(Clock Data Recovery) Circuit

      한글로보기

      https://www.riss.kr/link?id=A105961922

      • 0

        상세조회
      • 0

        다운로드
      서지정보 열기
      • 내보내기
      • 내책장담기
      • 공유하기
      • 오류접수

      부가정보

      다국어 초록 (Multilingual Abstract)

      As the data transmission speed increases, the source transmits the clock and data together, and the CDR(Clock Data Recovery) of the sink restores the clock Some communication schemes include unidirectional channels that transmit data from sink to sour...

      As the data transmission speed increases, the source transmits the clock and data together, and the CDR(Clock Data Recovery) of the sink restores the clock Some communication schemes include unidirectional channels that transmit data from sink to source, or bidirectional channels between source and sink. However, the bidirectional channel transmits data at a relatively low speed as compared with the unidirectional channel, and additional circuitry is required to separately generate the transmission clock. In this paper, we propose a new bidirectional communication method that does not require a CDR circuit to recover the transmitted data from the source using the clock recovered from the sink. As a result, it becomes possible to utilize a unidirectional channel as a bidirectional channel without increasing the additional circuit area and power consumption at the source.

      더보기

      참고문헌 (Reference)

      1 J. F. Buckwalter, "Analysis and equalization of datad ependent jitter" 41 (41): 607-620, 2006

      2 Tetsuya Iizuka, "A true 4-cycle lock reference-less all-digital burst-mode CDR utilizing coarse-fine phase generator with embedded TDC" 2013

      3 G. Balamurugan, "A scalable 5-15Gbps, 14-75mW lowpower I/O transceiver in 65nm CMOS" 43 (43): 1010-1019, 2008

      4 H. Jeon, "A clock embedded differential signaling (CEDSTM) for the next generation TFT-LCD applications" 975-978, 2009

      5 K. -L. J. Wong, "A 27-mW 3. 6-Gb/s I/O transceiver" 39 (39): 602-612, 2004

      1 J. F. Buckwalter, "Analysis and equalization of datad ependent jitter" 41 (41): 607-620, 2006

      2 Tetsuya Iizuka, "A true 4-cycle lock reference-less all-digital burst-mode CDR utilizing coarse-fine phase generator with embedded TDC" 2013

      3 G. Balamurugan, "A scalable 5-15Gbps, 14-75mW lowpower I/O transceiver in 65nm CMOS" 43 (43): 1010-1019, 2008

      4 H. Jeon, "A clock embedded differential signaling (CEDSTM) for the next generation TFT-LCD applications" 975-978, 2009

      5 K. -L. J. Wong, "A 27-mW 3. 6-Gb/s I/O transceiver" 39 (39): 602-612, 2004

      더보기

      동일학술지(권/호) 다른 논문

      동일학술지 더보기

      더보기

      분석정보

      View

      상세정보조회

      0

      Usage

      원문다운로드

      0

      대출신청

      0

      복사신청

      0

      EDDS신청

      0

      동일 주제 내 활용도 TOP

      더보기

      주제

      연도별 연구동향

      연도별 활용동향

      연관논문

      연구자 네트워크맵

      공동연구자 (7)

      유사연구자 (20) 활용도상위20명

      인용정보 인용지수 설명보기

      학술지 이력

      학술지 이력
      연월일 이력구분 이력상세 등재구분
      2024 평가예정 재인증평가 신청대상 (재인증)
      2021-01-01 평가 등재학술지 선정 (계속평가) KCI등재
      2020-01-01 평가 등재후보학술지 유지 (계속평가) KCI등재후보
      2018-01-01 평가 등재후보학술지 선정 (신규평가) KCI등재후보
      더보기

      이 자료와 함께 이용한 RISS 자료

      나만을 위한 추천자료

      해외이동버튼