열 병렬 SAR ADC를 내장한 CMOS 이미지 센서의 화소의 초기 전압 잡음 및 ADC 오프셋 제거 방안 = A Cancellation Method for Pixel Reset Noise and ADC Offset of CMOS Image Sensors with Column Parallel SA-ADCs

국문 초록 (Abstract)

본 논문에서는 열 병렬 successive approximation analog-to-digital converter (SA-ADC)를 내장한 소면적 저전력 CMOS 이미지 센서 (CIS)에 사용되는 correlated double sampling (CDS) 방식을 제안한다. 제안한 CDS 방식은 화소 출력의 초기 전압이 가지는 잡음과 각 ADC의 오프셋을 제거할 뿐만 아니라 추가 회로의 사용 없이 커패시터 digital-to-analog converter (DAC)에 연결 된 기준 전압을 조절하여 면적과 소비 전력을 줄였다. 테스트 칩은 0.18 ㎛ CMOS 공정으로 제작되었으며 SA-ADC를 가지는 50개의 리드아웃 채널 어레이를 내장한다. 각 리드아웃 채널은 14 ㎛ × 1116 ㎛의 면적을 차지하며 19.8 ㎼의 전력을 소비한다. 측정 결과 SA-ADC는 –0.82/+1.42 LSB의 DNL과 –1.31/+2.08 LSB의 INL를 가지며 10.5-비트의 ENOB를 가진다. 또한 제안한 CDS 방식을 통해 각 SA-ADC의 편차는 54.64 LSB에서 0.35 LSB로 감소한다.