<P> 본 연구에서는 3D 스택 구조의 반도체를 위한 테스트 스케줄링과 TAM 최적화 방법을 제안하였다. 테스트 스케줄링이란 제한된 테스트 리소스를 이용하여 최적의 테스트 ...
http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=A107563990
-
2012
-
KCI등재
학술저널
19-26(8쪽)
0
상세조회0
다운로드국문 초록 (Abstract)
<P> 본 연구에서는 3D 스택 구조의 반도체를 위한 테스트 스케줄링과 TAM 최적화 방법을 제안하였다. 테스트 스케줄링이란 제한된 테스트 리소스를 이용하여 최적의 테스트 ...
<P> 본 연구에서는 3D 스택 구조의 반도체를 위한 테스트 스케줄링과 TAM 최적화 방법을 제안하였다. 테스트 스케줄링이란 제한된 테스트 리소스를 이용하여 최적의 테스트 비용을 구하는 것으로 보통 테스트 시간을 목표 비용으로 한다. 제안한 방식은 먼저 3D IC에 내장된 다이별로 2D IC용 래퍼 구조 및 스캔 체인을 구성한다. 이후 simulated annealing 기법을 사용하여 각 다이에 할당되는 TAM 크기 및 테스트 시간 조합을 결정하고, rectangle bin packing 방식을 통해 상기 조합을 검증하면서 점진적으로 개선하는 형태이다. 실험 결과 다이별로 최대 TAM 크기를 할당하고 순차적으로 테스트하는 방식 대비 평균 15%정도의 테스트 시간 감소 효과를 얻을 수 있었다.</P>
다계층 망의 근원장애 분석에 기반한 중앙집중형의 병행형 복원제어에 관한 연구
다양한 잡음 환경하에서의 PSO 정규화를 적용한 음성인식 성능평가
무선 센서 네트워크의 수명 증대를 위한 개선된 데이터 전달 방법