Polynomial basis 방식의 3배속 직렬 유한체 곱셈기 = 3X Serial GF($2^m$) Multiplier Architecture on Polynomial Basis Finite Field

국문 초록 (Abstract)

정보 보호 응용에 새로운 이슈가 되고 있는 ECC 공개키 암호 알고리즘은 유한체 차원에서의 효율적인 연산처리가 중요하다. 직렬 유한체 곱셈기의 근간은 Mastrovito의 직렬 곱셈기에서 유래한다. 본 논문에서는 polynomial basis 방식을 적용하고 식을 유도하여 Mastrovito의 직렬 유한체 곱셈방식의 3배 성능을 보이는 유한체 곱셈기를 제안하고, HDL로 기술하여 기능을 검증하고 성능을 평가한다. 설계된 3배속 직렬 유한체 곱셈기는 부분합을 생성하는 회로의 추가만으로 기존 직렬 곱셈기의 3배의 성능을 보여주었다. 비도 높은 암호용으로 연구된 유한체 곱셈 연산기는 크게 직렬 유한체 곱셈기, 배열 유한체 곱셈기, 하이브리드 유한체 곱셈기으로 분류되어 왔다. 본 논문에서는 Mastrovito의 곱셈기의 구조를 기본으로 하고, 수식적으로 공통인수를 끌어내어 후처리하는 기법을 유도하여 적용한다. 제안한 방식으로 설계한 새로운 유한체 곱셈기는 HDL로 구현하여 소프트웨어 측면 뿐 아니라 하드웨어 측면에서도 그 기능과 성능을 검증하였다.

다국어 초록 (Multilingual Abstract)

Efficient finite field operation in the elliptic curve (EC) public key cryptography algorithm, which attracts much of latest issues in the applications in information security, is very important. Traditional serial finite multipliers root from Mastrovito's serial multiplication architecture. In this paper, we adopt the polynomial basis and propose a new finite field multiplier, inducing numerical expressions which can be applied to exhibit 3 times as much performance as the Mastrovito's. We described the proposed multiplier with HDL to verify and evaluate as a proper hardware IP. HDL-implemented serial GF (Galois field) multiplier showed 3 times as fast speed as the traditional serial multiplier's adding only partial-sum block in the hardware. So far, there have been grossly 3 types of studies on GF($2^m$) multiplier architecture, such as serial multiplication, array multiplication, and hybrid multiplication. In this paper, we propose a novel approach on developing serial multiplier architecture based on Mastrovito's, by modifying the numerical formula of the polynomial-basis serial multiplication. The proposed multiplier architecture was described and implemented in HDL so that the novel architecture was simulated and verified in the level of hardware as well as software.

참고문헌 (Reference)

1 "타원곡선 암호용 프로세서를 위한 고속 VLSI 알고리즘의 연구와 구현" 2002.

2 "VLSI Architectures for Computations in Galois Fields" -242, 1991.

3 "The Verilog Hardware Description Language" Kluwer Academic Publishers 1991.

4 "Systolic Array Implementation of Multipliers for Finite Fields GF IEEE Transactions on Circuits and Systems" 38 : 796-800,

5 "New directions in cryptography" 644-654, nov.1976.

6 "Low-Power VLSI Architectures for Finite Field Applications" 1999.

7 "Efficient VLSI Architectures for Bit-Parallel Computation in Galois Fields Institute for Experimental Mathematics University of Essen" C. Paar

8 "Design Compiler Reference Manual Optimization and Timing Analysis, Synopsys" sy : 1997

9 "Design Compiler Reference Manual Fund- amentals, Synopsys" sy : 1997

10 "A Public key cryptosystem and a sugnature schme based on discrete logarithms IEEE Transactions on Information Theory" 31 : 469-472, 1985.