영상 특징 추출을 위한 내장형 FAST 하드웨어 가속기 = An Embedded FAST Hardware Accelerator for Image Feature Detection

국문 초록 (Abstract)

특징 추출 알고리즘은 영상 내에서 중요한 특징을 추출하기 위해 실시간 영상 처리 응용 분야에서 활용된다. 특히, 특징 추출 알고리즘은 추적 및 식별의 목적으로 다양한 영상처리 알고리즘에 특징 정보를 제공하기 위해서 활용되며, 주로 영상처리 전처리 단계에서 구현되고 있다. 광범위한 응용 분야에 이용되는 특징 추출 알고리즘의 처리 속도를 높인다면 혼합되어 사용될 다른 알고리즘 처리 소요 시간의 여유를 확보 할 수 있을 뿐만 아니라, 특징 추출 알고리즘이 적용된 영상 처리 응용 분야의 실시간 요건을 만족시키기 용이하기 때문에 중요하다. 본 논문에서는 특징 추출 기법을 고속으로 처리하기 위해 FPGA 기반의 하드웨어 가속기를 제안한다. 하드웨어 가속기 구현에 사용된 E. Rosten의 Feature from Accelerated Segment Test 알고리즘과 디지털 로직으로 구현한 하드웨어 가속기의 구조와 동작 절차에 대해 기술하였다. 설계한 하드웨어 가속기는 ModelSim을 이용해 동작 및 성능을 검증하였고, Xilinx Vertex Ⅳ FPGA 기반으로 로직을 합성해 구현 비용을 계산하였다. 제안한 하드웨어 가속기를 구현하기 위해 2,217개의 Flip Flop, 5,034개의 LUT, 2,833개의 Slice, 그리고 18개의 Block RAM을 사용하였으며, 640x480 크기의 영상으로부터 954개의 특징을 추출하는데 3.06 ms의 시간이 소요되어 기존의 결과보다 구현 비용 면에서의 우월함이 확인되었다.

다국어 초록 (Multilingual Abstract)

Various feature extraction algorithms are widely applied to real-time image processing applications for extracting significant features from images. Feature extraction algorithms are mostly combined with image processing algorithms mostly for image tracking and recognition. Feature extraction function is used to supply feature information to the other image processing algorithms and it is mainly implemented in a preprocessing stage. Nowadays, image processing applications are faced with embedded system implementation for a real-time processing. In order to satisfy this requirement, it is necessary to reduce execution time so as to improve the performance. Reducing the time for executing a feature extraction function dose not only extend the execution time for the other image processing algorithms, but it also helps satisfy a real-time requirement. This paper explains FAST (Feature from Accelerated Segment Test algorithm) of E. Rosten and presents FPGA-based embedded hardware accelerator architecture. The proposed acceleration scheme can be implemented by using approximately 2,217 Flip Flops, 5,034 LUTs, 2,833 Slices, and 18 Block RAMs in the Xilinx Vertex Ⅳ FPGA. In the Modelsim-based simulation result, the proposed hardware accelerator takes 3.06 ms to extract 954 features from a image with 640x480 pixels and this result shows the cost effectiveness of the propose scheme.

목차 (Table of Contents)

• 요약
• Abstract
• Ⅰ. 서론
• Ⅱ. 본론
• Ⅲ. 실험
• Ⅳ. 결론
• 참고문헌

참고문헌 (Reference)

1 김택규, "하드웨어기반 실시간 특징추출을 위한 로봇 비전 가속기 설계 및 구현" 197-200, 2011

2 김택규, "영상 특징 추출을 위한내장형 가속기 구현" 34 (34): 698-701, 2011

3 L.-H. Zou, "The Comparison of Two Typical Corner Detection Algorithms" 211-215, 2008

4 S. Smith, "SUSAN-A New Approach to Low-level Image Processing" 23 : 45-48, 1997

5 F. Mokhtarian, "Robust Image Corner Detection Through Curvature Scale Space" 20 (20): 1376-1381, 1998

6 C. Claus, "Optimizing the SUSAN Corner Detection Algorithm for a High Speed FPGA Implementation" 138-145, 2009

7 E. Rosten, "Machine Learning for High-speed Corner Detection" 1 : 430-443, 2006

8 E. Rosten, "Fusing Points and Lines for High Performance Tracking" Springer 2 : 1508-1515, 2005

9 E. Rosten, "Faster and better: A Machine Learning Approach to Corner Detection" 32 (32): 105-119, 2010

10 W. Wang, "Evaluation of Image Corner Detectors for Hardware Implementation" 3 : 1285-1288, 2004

11 D. G. Lowe, "Distinctive Image Features from Scales-invariant Keypoints" 60 (60): 91-110, 2004

12 C. Claus, "Autovision- a Runtime Reconfigurable MPSoC architecturefor Future Driver AssistanceSystems" 49 (49): 181-187, 2007

13 M. Arias-Estrada, "An FPGA Co-processor for Real-Time Visual Tracking" 710-719, 2002

14 C. Torres-Huitzil, "An FPGA Architecture for High Speed Edge and Corner Detection" 112-116, 2000

15 L. Teixeria, "Accelerated Corner-detector Algorithms, in BMVC08"

16 B. Yu, "A Corner Detection Algorithm Based on the Difference of FCC" 4 : 226-229, 2010

17 C. Harris, "A Combined Corner and Edge Detector" 147-151, 1988