싱글 LC-탱크 전압제어발진기를 갖는 2~6㎓의 광대역 CMOS 주파수 합성기 = A 2~6㎓ Wide-band CMOS Frequency Synthesizer With Single LC-tank VCO

국문 초록 (Abstract)

본 논문은 싱글의 LC-탱크 전압제어발진기(VCO)를 사용한 2∼6㎓의 CMOS 주파수 합성기에 관하여 기술하였다. 광대역에서 동작하는 주파수 합성기 설계를 위해 최적화된 로컬발진기(LO) 신호 발생기를 사용하였다. LO 신호 발생기는 LC-탱크 VCO와 이 신호를 분주하고 혼합하는 방법으로 광대역의 주파수에서 동작하도록 구현하였다. 주파수 합성기는 3차 1-1-1 MASH 타입의 시그마-델타 모듈레이터(SDM)를 사용한 소수 분주 위상잠금루프(PLL)에 기초로 설계되었다. 제안한 주파수 합성기는 0.18㎛ CMOS 공정기술을 사용하여 설계하였고, off-chip 루프 필터를 가지고 0.92㎟의 칩 면적을 차지하며, 1.8V 전원에서 36㎽ 이하의 전력을 소모한다. PLL은 8㎲보다 적은 시간에서 록킹을 완료한다. 위상 잡음은 중심 주파수 신호로부터 1㎒ 오프셋에서 -110㏈c/㎐보다 작다.

다국어 초록 (Multilingual Abstract)

This paper describes a 2∼6㎓ CMOS frequency synthesizer that employs only one LC-tank voltage controlled oscillator (VCO). For wide-band operation, optimized LO signal generator is used. The LC-tank VCO oscillating in 6∼8㎓ provides the required LO frequency by dividing and mixing the VCO output clocks appropriately. The frequency synthesizer is based on a fractional-N phase locked loop (PLL) employing third-order 1-1-1 MASH type sigma-delta modulator. Implemented in a 0.18㎛ CMOS technology, the frequency synthesizer occupies the area of 0.92㎟with off-chip loop filter and consumes 36㎽ from a 1.8V supply. The PLL is completed in less than 8㎲. The phase noise is -110㏈C/㎐ at 1㎒ offset from the carrier.

목차 (Table of Contents)

• 요약
• Abstract
• Ⅰ. 서론
• Ⅱ. 주파수 합성기의 구조 및 주파수 계획
• Ⅲ. 각 블록 회로의 설계
• Ⅳ. 실험 결과
• Ⅳ. 결론
• 참고문헌
• 저자소개